verilog期末实验报告―波形发生器

《verilog期末实验报告―波形发生器》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、深圳大学实验报告　　　　课程名称：Verilog使用及其应用　　实验名称：频率可变的任意波形发生器　学院：电子科学与技术学院　专业：电子科学与技术班级：2　组号：指导教师：刘春平　报告人：陈昊学号：2007160162　　　实验地点科技楼B115　　　　　　　一、实验目的　　　应用Verilog进行编写四种波形发生的程序，并结合DE2板与DVCC实验板上的D/A转换器在示波器显示出波形。初步了解Verilog的编程及DE2板的应用，加强对其的实际应用操作能力。　　二、实验原理　　　实验程序分为三部分：　　第一、通过计数器实现内

2、置信号分频，并通过外置开关调节频率来控制输出波形的频率。　　　第二、设定ROM中的数值，将波形数据存储到ROM中。　第三、设定波形选择开关。　　总体设计方案及其原理说明：　FPGA　　　　图1-1系统总体设计方案　　DDS是一种把数字信号通过数/模转换器转换成模拟信号的合成技术。它由相位累加器、相幅转换函数表、D/A转换器以及内部时序控制产生器等电路组成。　　　参考频率f_clk为整个合成器的工作频率,输入的频率字保存在频率寄存器中,经Ｎ位相位累加器,累加一次,相位步进增加,经过内部ROM波形表得到相应的幅度值,经过D/A转换和

3、低通滤波器得到合成的波形。p为频率字,即相位增量;参考频率为ｆ_clk;相位累加器的长度为Ｎ位,输出频率ｆ_out为：　　　　f_out——输出信号的频率；N————相位累加器的位数；　　p———频率控制字（步长）；f_clk——基准时钟频率。　　　　　　图1-2四种波形单周期的取样示意图　段地址基地址D7D6D5D4D3D2D1D0　　0000010　　0000117　　　0001015　　0001117　　　0010010　　001013　001105　　001113　　010003　010013　010103　　　0101

4、13　011001　　　011011　011101　011111　　　100000　　　100015　　　1001010　1001115　　1010020　　1010125　1011030　　　1011135　　1100035　　　1100130　　　1101025　　1101120　　1110015　1110110　111105　　　111110　图1-3函数查找表的设计　三、实验内容　　程序编码：　　moduledds(f_clk,p,choose,data);//端口设定　input[5:0]p;//频率控制字　　　inp

5、ut[1:0]choose;//波形选择　inputf_clk;//内置晶振　output[7:0]data;　wire[7:0]data;　　reg[5:0]addr,address;　　reg[5:0]i;　regf_out;　　　　　　initial　　　begin　i<=0;　　　addr<=0;　　f_out<=0;　end　　always@(posedgef_clk)//利用计数器实现任意分频　begin　if(i==p)//设定频率控制字p　begin　i=0;　　f_out=~f_out;　end　　　else　

6、　i=i+1;　end　　　function[7:0]romout;//ROM的设定　　input[5:0]address;　case(address)//各波形初值的预装入　　0:romout=10;//正弦波初值　1:romout=17;　2:romout=15;　3:romout=17;　4:romout=10;　5:romout=3;　　6:romout=5;　7:romout=3;　8:romout=3;//方波初值　　9:romout=3;　　10:romout=3;　　　11:romout=3;　　12:romou

7、t=1;　　　13:romout=1;　　14:romout=1;　　　15:romout=1;　16:romout=0;//正三角波初值　　17:romout=5;　18:romout=10;　19:romout=15;　　　20:romout=20;　　21:romout=25;　　22:romout=30;　　23:romout=35;　　24:romout=35;//反三角波初值　　25:romout=30;　26:romout=25;　　　27:romout=20;　　28:romout=15;　29:romout=1

8、0;　30:romout=5;　　　31:romout=0;　　default:romout=10'hxx;　endcase　　　endfunction　　　　always@(posedgef_out)　begin　if(addr==8)//波形数据切换　　ad