isd2560语音芯片的引脚及功能介绍

《isd2560语音芯片的引脚及功能介绍》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、ＩＳＤ２５６０语音芯片的引脚及功能介绍ＩＳＤ２５６０是ＩＳＤ系列单片语音录放集成电路的一种。这是一种永久记忆型语音录放电路，录音时间为６０ｓ，可重复录放１０万次。该芯片采用多电平直接模拟量存储专利技术，每个采样值可直接存储在片内单个ＥＥＰＲＯＭ单元中，因此能够非常真实、自然地再现语音、音乐、音调和效果声，从而避免了一般固体录音电路因量化和压缩造成的量化噪声和“金属声”。该器件的采样频率为８．０ｋＨｚ，同一系列的产品采样频率越低录放时间越长但通频带和音质会有所降低。此外，ＩＳＤ２５６０还省去了Ａ／Ｄ和Ｄ／Ａ转换器。其集成度较高，内部包括前置放大器、内部时钟、定时器、

2、采样时钟、滤波器、自动增益控制、逻辑控制、模拟收发器、解码器和４８０ｋ字节的ＥＥＰＲＯＭ。ＩＳＤ２５６０内部ＥＥＰＲＯＭ存储单元均匀分为６００行，有６００个地址单元，每个地址单元指向其中一行，每一个地址单元的地址分辨率为１００ｍｓ。此外，ＩＳＤ２５６０还具备微控制器所需的控制接口。通过操纵地址和控制线可完成不同的任务，以实现复杂的信息处理功能，如信息的组合、连接、设定固定的信息段和信息管理等。ＩＳＤ２５６０可不分段，也可按最小段长为单位来任意组合分段。１ＩＳＤ２５６０的引脚功能ＩＳＤ２５６０具有２８脚ＳＯＩＣ和２８脚ＰＤＩＰ两种封装形式。图１所示是其引脚排列。各引

3、脚的主要功能如下：电源（ＶＣＣＡ，ＶＣＣＤ）：为了最大限度的减小噪声，芯片内部的模拟和数字电路使用不同的电源总线，并且分别引到外封装上。模拟和数字电源端最好分别走线，并应尽可能在靠近供电端处相连，而去耦电容则应尽量靠近芯片。地线（ＶＳＳＡ，ＶＳＳＤ）：由于芯片内部使用不同的模拟和数字地线，因此，这两脚最好通过低阻抗通路连接到地。节电控制（ＰＤ）：该端拉高可使芯片停止工作而进入节电状态。当芯片发生溢出即ＯＶＦ端输出低电平后，应将本端短暂变高以复位芯片；另外，ＰＤ端在模式６下还有特殊的用途。片选（ＣＥ）：该端变低且ＰＤ也为低电平时，允许进行录、放操作。芯片在该端的下降

4、沿将锁存地址线和Ｐ／Ｒ端的状态；另外，它在模式６中也有特殊的意义。录放模式（Ｐ／Ｒ）：该端状态一般在ＣＥ的下降沿锁存。高电平选择放音，低电平选择录音。录音时，由地址端提供起始地址，直到录音持续到ＣＥ或ＰＤ变高，或内存溢出；如果是前一种情况，芯片将自动在录音结束处写入ＥＯＭ标志。放音时，由地址端提供起始地址，放音持续到ＥＯＭ标志。如果ＣＥ一直为低，或芯片工作在某些操作模式，放音则会忽略ＥＯＭ而继续进行下去，直到发生溢出为止。信息结尾标志（ＥＯＭ）：ＥＯＭ标志在录音时由芯片自动插入到该信息段的结尾。当放音遇到ＥＯＭ时，该端输出低电平脉冲。另外，ＩＳＤ２５６０芯片内部会

5、自动检测电源电压以维护信息的完整性，当电压低于３．５Ｖ时，该端变低，此时芯片只能放音。在模式状态下，可用来驱动ＬＥＤ，以指示芯片当前的工作状态。  溢出标志（ＯＶＦ）：芯片处于存储空间末尾时，该端输出低电平脉冲以表示溢出，之后该端状态跟随ＣＥ端的状态，直到ＰＤ端变高。此外，该端还可用于级联多个语音芯片来延长放音时间。话筒输入（ＭＩＣ）：该端连至片内前置放大器。片内自动增益控制电路（ＡＧＣ）可将增益控制在－１５～２４ｄＢ。外接话筒应通过串联电容耦合到该端。耦合电容值和该端的１０ｋΩ输入阻抗决定了芯片频带的低频截止点。话筒参考（ＭＩＣＲＥＦ）：该端是前置放大器的反向输

6、入。当以差分形式连接话筒时，可减小噪声，并提高共模抑制比。自动增益控制（ＡＧＣ）：ＡＧＣ可动态调整前置增益以补偿话筒输入电平的宽幅变化，这样在录制变化很大的音量（从耳语到喧嚣声）时就能保持最小失真。响应时间取决于该端内置的５ｋΩ电阻和从该端到ＶＳＳＡ端所接电容的时间常数。释放时间则取决于该端外接的并联对地电容和电阻设定的时间常数。选用标称值分别为４７０ｋΩ和４．７μＦ的电阻、电容可以得到满意的效果。模拟输出(ＡＮＡＯＵＴ)：前置放大器输出。其前置电压增益取决于ＡＧＣ端电平。模拟输入(ＡＮＡＩＮ)：该端为芯片录音信号输入。对话筒输入来说，ＡＮＡＯＵＴ端应通过外接电容

7、连至该端，该电容和本端的３ｋΩ输入阻抗决定了芯片频带的附加低端截止频率。其它音源可通过交流耦合直接连至该端。扬声器输出（ＳＰ＋、ＳＰ－）：可驱动１６Ω以上的喇叭（内存放音时功率为１２．２ｍＷＡＵＸＩＮ放音时功率为５０ｍＷ）。单端输出时必须在输出端和喇叭间接耦合电容而双端输出则不用电容就能将功率提高至４倍。    辅助输入(ＡＵＸＩＮ)：当ＣＥ和Ｐ／Ｒ为高，不进行放音或处入放音溢出状态时该端的输入信号将通过内部功放驱动喇叭输出端。当多个ＩＳＤ２５６０芯片级联时后级的喇叭输出将通过该端连接到本级的输出放大器。为防止噪声建议在存放内存信息时该端不要有驱动信号。外部时钟(

8、ＸＣＬＫ)