欢迎来到天天文库
浏览记录
ID：70930559
大小：179.50 KB
页数：5页
时间：2021-11-25
《并行加法器》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、VHDL语言实验报告实验名称：并行加法器姓名：徐骆乐学号：080403148班级：电科一班实验时间：2010.11.10南京理工大学紫金学院电光系一、实验目的学习包集和元件例化语句的使用学习FLU（全加器单元）电路的设计学习并行乘法电路的设计二、实验原理1、电路原理图2、全加器的设计全加器表达式：Si=A与B与Ci-1Ci-1=(Ai与Bi)Ci-1+AiBi三、实验内容1、adder2、and_23、Lower_row4、mid_row5、multiplier6、top_row7、my_com1包集8、my
2、_components包集9、adder的仿真波形10、最终仿真波形11、管脚配置一、小结与体会并行加法器是把复杂电路简单化的实例，把一矩阵加法电路分为3个模块来元件化，放入包集中以便调用，对以后的编写程序的工程化再次的增加经验。体会到了代码由复杂变简单的过程。
此文档下载收益归作者所有
