数字集成电路第3章ppt课件.ppt

数字集成电路第3章ppt课件.ppt

ID:59470487

大小:336.00 KB

页数:55页

时间:2020-09-14

数字集成电路第3章ppt课件.ppt_第1页
数字集成电路第3章ppt课件.ppt_第2页
数字集成电路第3章ppt课件.ppt_第3页
数字集成电路第3章ppt课件.ppt_第4页
数字集成电路第3章ppt课件.ppt_第5页
资源描述:

《数字集成电路第3章ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第三章 集成电路电路中的无源元件集成电路电路中的无源元件无源元件有电阻、电容,制作工艺与NPN管(或MOS)兼容;集成电阻、电容最大的优点是元件间匹配及温度跟踪好;缺点为精度低;绝对误差大;温度系数大;可制作范围有限,不能太大,也不能太小,占用芯片面积大;集成电路中多用有源器件,少用无源器件集成电阻器分类基区扩散电阻发射区扩散电阻基区沟道电阻离子注入电阻多晶硅电阻和MOSFET形成电阻基区扩散电阻基区扩散电阻最小条宽的设计基区扩散电阻最小条宽受三个限制由设计规则决定最小扩散条宽由工艺水平和电阻精度决定由流经电阻的最大电流决定

2、由设计规则决定最小扩散条宽设计规则决定最小扩散宽度Wmin,设计规则是从工艺中提取的,为了保证一定成品率而规定的一组最小尺寸,这些规则主要考虑了制版、光刻等工艺可实现的最小条宽度、最小图形间距、最小可开孔、最小套刻精度,必须符合设计规则。由工艺水平和电阻精度决定由工艺水平和电阻精度决定由此可见,要提高电阻的精度,可选较大的电阻条宽,为了保证一定的电阻值,电阻的长度必然增加,导致芯片面积增加、寄生电容增加,所以应折衷考虑虽然扩散电阻的相对误差很大,但在一定的条件下,可使匹配误差作的很小,R1、R2与匹配误差可表示为由工艺水平和电

3、阻精度决定如果将两个要求匹配误差很小的电阻,满足下列条件:作在同一隔离岛上互相紧挨着使它们条宽相等方向相同作成一个扩散条,中间引出端将它们分成两个电阻由流经电阻的最大电流决定基区扩散电阻的温度系数TCRTCR随RS增大而增大,电阻比的温度系数可作的很低,因为µ、xjc、NB相同,电阻比只取决于两个电阻的L/W;在电路设计中应尽量采用电路特性只与电阻比有关的电路形式发射区(磷)扩散电阻直接在外延层上扩散N+层来形成需一个单独的隔离区外延层电阻率高于N+层不存在寄生效应不需要隐埋层与其它电阻作在一个隔离岛上发射区扩散电阻做在一个单

4、独的P型扩散区有寄生PNP效应需要隐埋层作小电阻、作磷桥隐埋层电阻电阻较小20欧姆/方块特别适合作与晶体管集电极相连的小电阻计算方法与基区电阻相同隐埋层电阻精度不高、难以控制,工艺因素对其影响太多基区沟道电阻定义:在基区扩散层上在覆盖一层发射区扩散,利用两次扩散所形成的相当于晶体管基区的部分作为电阻的,称为基区沟道电阻特点(1)薄层电阻RS较大,用小面积制作大电阻(2)R是两端外加电压的函数;电压很小时为常数(3)只能用作小电流、小电压,如基区偏置电阻、泄放电阻(4)精度低,没有独立控制因数(5)大面积N+-P,所以寄生电容大

5、。R=RS(L/W)外延层电阻(体电阻)定义:直接在外延层上作成的电阻,两端的N+扩散区是电极的接触区,又称体电阻,不存在寄生效应;不需要隐埋层特点:外延层电阻大;可承受高压;横向修正;电阻相对误差大;电阻温度系数大如果在外延层上再覆盖一层P型扩散层,就可以形成高阻值的电阻。离子注入电阻定义:在外延层上注入硼离子,形成电阻区,在电阻区的两端进行P型杂质扩散,以获得欧姆接触,作为电阻的引出端.特点:薄层电阻可控范围大,可由注入条件精确控制;电阻精度高,可作大电阻TCR与退火条件、RS等有关,所以可以控制,当注入硼区,后再注入氩离

6、子时,其温度系数可降至10-4以下。缺点:由于注入结深较小,所以注入层厚度受耗尽层影响较大,导致阻值随电阻两端电压的提高而增大MOS集成电路中常用电阻 多晶硅电阻;用MOS管形成电阻用MOS管形成电阻用MOS管形成电阻,占用面积小,但为非线性的非饱和区大信号沟道电阻集成电容器双极集成电路中常用的集成电容器反偏PN结电容器MOS电容器MOS集成电路中常用的MOS电容器感应沟道的单层多晶硅MOS电容双层多晶硅MOS电容反偏PN结电容器工艺与NPN兼容发射结零偏单位面积电容CjA0较大,击穿电压低集电结零偏单位面积电容CjA0较小,

7、击穿电压高利用并联方式可提高结零偏单位面积电容CjA0MOS电容器下电极为N+发射区扩散层;上电极为铝膜;中间介质为薄二氧化硅,厚度1000A,这层介质对工艺要求较高,一般要额外制作。MOS电容器特点单位面积电容CjA0较小击穿电压高温度系数小当下电极用N+扩散时,MOS电容的电容值基本与电压大小及电压极性无关∆C/C较大有较大的CjS,CMOS/Cjs较小感应沟道的单层多晶硅MOS电容以栅氧化层为介质,多晶硅为上电极,衬底为下电极;通常C区下衬底表面感应沟道与扩散区S相连特点:电容值是所加电压的函数,是个非线性电容,常用自举

8、电路.双层多晶硅MOS电容构成:作在场氧层上的,电容的上下极(掺杂多晶硅)通过场氧化层与其它元器件及衬底隔离,以薄氧化层为介质的固定电容。精确控制薄氧化层的质量和厚度,就可得到精确的电容值互连线(广义上也为一元件)金属膜连线扩散区连线多晶硅连线交叉连线金属膜连线在设计互连线的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。