南昌大学数字电路逻辑设计期末试卷(b卷)

《南昌大学数字电路逻辑设计期末试卷(b卷)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、试卷编号：(B)卷课程编号：课程名称：数字系统与逻辑设计考试形式：闭卷适用班级：电信通信生物医学姓名：学号：班级：学院：信息工程学院电子系专业：考试日期：题号一二三四五六七八九十总分累分人签名题分20322424100得分考生注意事项：1、本试卷共5页，请查看试卷中是否有缺页或破损。如有立即举手报告以便更换。2、考试结束后，考生不得将试卷、答题纸和草稿纸带出考场。得分评阅人一、选择题(每题2分，共20分)1．以下代码中为无权码的为。A.8421BCD码B.5421BCD码C.余三循环码D.5121BCD码2.逻辑函数F==。A.B.C.D.3．

2、以下电路中可以实现“线与”功能的有。A.TTL与非门B.三态输出门C.OC门D.无此种功能电路4．TTL与非门在以下各种输入中相当于输入逻辑“0”。A.悬空B.通过电阻100Ω接电源C.通过电阻100kΩ接地D.通过电阻100Ω接地5.一个16选一的数据选择器，其地址输入（选择控制输入）端有个。A.1B.2C.4D.166．对于D触发器，欲使Qn+1=Qn，应使输入D=。A.0B.1C.QD.南昌大学期末考试试卷第6页共6页7．用555定时器组成施密特触发器，当输入控制端VCO外接10V电压时，回差电压为。A.3.33VB.5VC.6.66VD

3、.10V8.N个触发器可以构成最大计数长度（进制数）为的计数器。A.NB.2NC.N2D.2N9．同步时序电路和异步时序电路比较，其差异在于后者。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关10．某存储器具有8根地址线和8根数据线，则该存储器的容量为。A.8×8B.8K×8C.256×8D.256×256二．简答题（32分）得分评阅人1．直接写出函数的对偶式和反演式。（5分）2．用卡诺图法化简函数，并写出其最简与—或式。（5分）3．写出下图所示电路的最小项表达式。（要求有推导步骤）（6分）≥1AB=1C&F第

4、6页共6页3．U1为74LS151八选一数据选择器，A、B、C为地址输入变量，C为高位。G为选通端。写出下图所示电路F输出端的表达式。（8分）4．根据下列ROM阵列图写出此ROM实现的输出函数是什么？（直接写出，不需化简）（8分）第6页共6页三、图形分析题（共24分，每题12分）得分评阅人1．试分析下列逻辑电路，写出电路的驱动方程、状态方程、列出状态转换真值表、画出状态转换图，说明电路的逻辑功能。2．分析并说明在下图所示的电路中，555定时器完成什么功能？如果R1=R2=10KΩ，R3=R4=2K,C1=C2==0.1μF，计算输出信号uO1频

5、率,并画图示意uO1与uO的波形关系。uo第6页共6页四、设计题（共24分，每题12分）得分评阅人1．三个工厂由甲、乙两个变电站供电。如果一个工厂用电，则由甲站供电；如果两个工厂用电，则由乙站供电；如果三个工厂同时用电，则由甲、乙两个站供电；试用74LS138译码器实现。（12分）2.用74LS161构成五进制计数器，用两种方法实现，并画出状态图。74LS161的功能表如下所示，C为进位输出端。（12分）第6页共6页第6页共6页