第4章VHDL主要描述语句.doc

《第4章VHDL主要描述语句.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第四章：VHDL的主要描述语句★顺序描述语句★并发描述语句★其他语句§4．1顺序描述语句·特点：①语句的执行（仿真）顺序与它们的书写顺序基本一致；②顺序语句只能出现在进程或子程序中；③VHDL语言的软件行为和综合后的硬件行为之间是有差异的。·种类：赋值语句；等待语句；转向控制语句；循环语句；过程调用语句；断言/空操作语句。1．赋值语句·功能：将一个值或表达式的运算结果传递给某一数据对象。如：变量、信号或由此组成的数组。VHDL设计实体内的数据传递以及端口数据的读写都是通过它的运行实现的。·语句格式(1)变量赋值语句目的变量：=表达式；如：a:=3;b

2、:=c+d;(2)信号赋值语句（信号代入）目的信号量<=信号表达式；如：y<=aANDb;小结：（变量与信号赋值语句比较）①从语句格式看：“：=”“<=”。②从有效的范围看：变量值是一个局部的、暂时性的数据对象；信号具有全局性特性，它不但可作为一个设计实体内部各单元之间数据传送的载体，而且可通过信号与其它实体进行通信。③从有效的时间看：变量赋值是立即发生的（假设进程已启动），即是一种时间延迟为0的赋值行为；信号赋值通常不是立即发生的，而是发生在一个进程结束时，赋值过程总是有某延时的，它反映了硬件系统的重要性，综合后可以找到与信号对应的硬件结构（如：一

3、个I/O口，一个D触发器等）。2．等待语句·功能：控制进程状态的变化（即执行挂起）。·语句格式(1)无限等待语句WAIT；未设置停止挂起条件的表达式，表示永远挂起；(2)敏感信号等待语句WAITON信号[，信号]；如：WAITONa,b；表明等待信号量a或b任一发生变化，进程将结束挂起状态，继续执行WAITON后的语句。(3)条件等待语句WAITUNTIL条件表达式；该语句将把进程挂起，直到条件表达式中所含信号发生变化，且条件表达式为TURE时，进程才能脱离挂起状态，恢复执行WAIT后的语句。如：WAITUNTILclock=’1’ANDCLOCK’

4、EVENT；等待时钟信号上升沿到来。(4)超时等待语句WAITFOR时间表达式；从执行到当前的WAIT语句开始计时，进程处于挂起状态，当时间超过这一“时间表达式”后，进程自动恢复执行下面的语句。如：WAITFOR10ns;3．转向控制语句·功能：通过条件控制开关，决定是否执行一条或几条语句，或重复执行一或几条语句或跳过一条或几条语句。·语句格式(1)IF语句；根据所指定的条件来有选择地执行指定的顺序语句。//---------------------------------IF条件THEN顺序处理语句；{ELSIF条件THEN顺序处理语句；…ELSI

5、F条件THEN顺序处理语句}；[ELSIF顺序处理语句]；ENDIF；---------------------------------//[例4-1]LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYmux4ISPROT(input:INSTD_LOGIC_VECTOR(3DOWNTO0);Sel:INSTD_LOGIC_VECTOR(1DOWNTO0;Output:OUTSTD_LOGIC);ENDmux4;ARCHITECTURErtlOFmux4ISBEGINPROCESS(input,sel)BEGI

6、NIF(sel=”00”)THENOutput<=input(0);ELSIF(sel=”01”)THENOutput<=input(1);ELSIF(sel=”10”)THENOutput<=input(2);ELSEOutput<=input(3);ENDIF;ENDPROCESS;ENDrtl;上述是一个“四选一”电路。注：①IF语句的条件判断是布尔量，即“TRUE/FALSE”;②IF_THEN_ELSIF语句中顺序语句的执行条件具有向上相与的功能；③IF语句不仅可用于选择器设计，而且用于比较器、译码器等也是相当方便的。(1)CASE语句；根

7、据满足的条件，直接从多项顺序语句中选择其中的一项执行之。//-----------------------------------------------------CASE表达式ISWHEN条件表达式=>顺序处理语句；WHEN条件表达式=>顺序处理语句；…[WHENOTHERS=>顺序处理语句；]ENDCASE;-----------------------------------------------------//当“表达式”取值满足指定的“条件表达式”值时，程序将执行后跟的、由“=>”指定的顺序处理语句，最后结束CASE语句。[例4-2]试

8、用VHDL设计一3~8译码器电路LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL