DDR3-SDRAM控制器设计及FPGA实现.pdf

《DDR3-SDRAM控制器设计及FPGA实现.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、DDR3一SDRAM控制器设计及FPGA实现李元兵。等DDR3一SDRAM控制器设计及FPGA实现DesignofDDR3一SDRAMContro

2、

3、erandFPGAImpIementation李老再1，2纨(查程1’2豢明伟1，2(西南科技大学信息工程学院1，四川绵阳621010；特殊环境机器人技术四川省重点实验室2，四川绵阳621010)摘要：针对自适应接收机中高速A／D采样数据对高带宽和大容量的需求，提出一种DDIt3控制器设计方案。采用在MIGP核的基础上添加用户接口控制程序的设计方法，利用zC706评估板实现了DDR3的

4、读写控制。设计方案具有较高的可移植性和简单的用户接口，可以灵活地应用到不同的工程中。仿真和板级测试表明，DDR3可在800MHz的接口频率工作，传输速度可达l600MT／s，验证了系统的可行性和正确性，其将有助于解决海量数据的高速缓存问题。关键词：存储器控制器FPGA高带宽大容量用户接口数据模块模数转换中图分类号：唧；TP332文献标志码：ADOI：10．16086／j．cIlI【i．issIllooO一0380．201608002Abstract：^jⅡlingattIIeroquirememsofhighkmd埘dtlland1

5、argec印acityforhigh—speedA／D锄plingdatainadaptivereceiVer。adesignscheme0fdoubled8tarate3(DDR3)con呐uerisput椭ard．111edes酒met量lod0fad血崦auserinte血cecontmlpm铲蛐basedonMIGIPcoreisadopted，andtlIecon咖UerisrealizedusingZC706evalu撕onboard．nedesi弘h鹊be№rnexibility，high仃ar塔plantabil畸。

6、andsimpleuserinted如e。whichcanbenexiblyappliedintodi氐brentprojects．TlImughthesimlllationandboardleveltest-theinterfacir唱fbquencyofDDR3c8Ilworkat800MHz，锄dthetransⅡlissionspeedisupto1600MT／s，wllichve瑚esthefeasibility粕dco骶ctne晒oftIlesystem。aJldwillhaveasi印mcantimpacttosolv

7、ethepmblemofmassivedatacache．Keywor凼：MemoryContmⅡerFPGAH砷b8IldwidthL盯gecapac畸userinte由ceDatamodllleAnalog—di舀talconVersionO引言当前，在诸多通信芯片和系统的研发中，经常用到各种大容量、高速读写存储器件。同步动态随机存储器(synchmnousdynaIllicmndomaccessmemor)，，sDRAM)以其价格低、速度快、容量大等特点，广受开发者的青睐H。。其中，DDR2和DDR3发展成熟、应用广泛。DDR

8、3在DDR2的基础上有了进一步的发展和改进，因此更具优势，已成为工程人员的首选方案。由于DDR3不能直接识别处理器的访问请求旧J，所以有必要设计一个DDR3控制器，以控制DDR3的读写。基于zc706评估板，针对高速数据通过DDR3缓存的应用背景，利用xilinx官方的MIGIP核，实现了DDR3控制器的设计，并在板上完成了验证。在评估板上，融合了ARMconex—A9处理器和xilill】【zyllq一7000系列FPGA芯片xc72045。在存储方面，FPGA连接了一条容量为1GB的SODIMM式内存条，充分满足设计需要。国防基

9、础科研计划基金资助项目(编号：B3120133002)。修改稿收到日期：2016一05一05。第一作者李元兵(199l一)，男，现为西南科技大学电子与通信工程专业在读硕士研究生；主要从事高速并行信号处理的研究。《自动化仪表》第37卷第8期2016年8月1DDR3一SDRAM介绍设计中使用的DDR3一SDRAM(以下简称DDR3)为镁光公司的M鸭ⅡF12864Hz一1G6内存条。该内存条由8颗128MB的内存颗粒构成，它们组合在一起构成单RANK，存储容量为lGB。每颗存储颗粒的数据位宽是8B，8颗放在一起组成了数据位宽是“B的存储条

10、，再加上设置其突发长度为8，所以每次读写的数据位宽可以达到512B，很大程度上提高了DDR3的读写效率。每个存储颗粒拥有8个逻辑BANK，对应3根BANK选择线，所有存储颗粒复用14根行地址线、10根列地址线。DDR3较上一代DDR2