基于移位寄存器的单端口数码管显示驱动电路.doc

《基于移位寄存器的单端口数码管显示驱动电路.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、基于移位寄存器的单端口数码管显示驱动电路　　【摘要】根据移位寄存锁存器74595的时序特点，定义一种新的编码方式，并为其设计解码电路，使串行数据传输时的时钟与数据信号线复用，从而设计出一种只需占用MCU一个IO口的数码管显示驱动电路。实验显示，该电路设计正确，配置方便。　　【关键词】数码管；移位寄存器；单端口；编码方式。　　引言数码管显示是一种常用显示方式，无论是静态显示，还是动态扫描显示，使用MCU的IO口直接控制数码管的数据端都将占用大量IO口。为了节省MCU在显示功能部分的IO开销，在设计数码管显示的驱动电路时，通常会使用数码管驱动IC和移位寄存器。　

2、　1、数码管显示根据数码管数据输入端口有效数据的持续时间，数码管的显示方式可以分为：静态显示和动态扫描显示两种。前者是在显示数据更新之前，上一个有效数据一直存在，即数码管一直保持显示状态。后者则是按照一定的频率轮流向各个数码管发送数据和相应的位选，利用数码管的余辉和人眼的“视觉暂留”效应，使人感觉各个数码管都在显示。相比动态扫描显示按照一定频率占用和释放数据信号线，静态显示方式则要一直占用数据信号线，这就意味着显示相同数量的字符，静态显示通常要比动态显示占用MCU更多的IO口。不过由于静态显示中的所有数码管一直占用数据信号线，其亮度会好一些；而动态扫描显示因

3、频繁占用、释放数据信号线，将会增添了额外的时间开销，同时显示的稳定性也较静态显示差。　　2、驱动设计　　为了节省MCU的时间开销，保证数码管显示的亮度和稳定性，使用了移位寄存锁存器驱动74595数码管使数码管工作在静态显示状态下。为了尽可能的节省MCU的IO开销，本文设计使用单个IO口就可以发送数码管显示字符的驱动电路。该电路设计分为时序设计和电路设计两部分。　　2.1时序设计　　图1所示为74595的管脚图，各管脚的功能如下：　　VCC：电源；　　GND：接地；　　OE：使能输入端，低电平有效；　　RCLK：存储寄存器时钟输入　　端，上升沿有效；　　SRC

4、LR：移位寄存器异步复位　　输入端，低电平有效；　　SRCLK：移位寄存器时钟输入　　端，上升沿有效；　　SER：串行数据输入端；　　QH～QA：并行数据输出端；　　QH?：串行数据输出端。　　由图2所示的74595正常工作的　　时序图可知：SER信号只使用信号线上的逻辑电平信号；移位寄存器时钟信号SRCLK使用的是在SER逻辑电平稳定时的上升沿；锁存器时钟信号RCLK使用的是在串行数据输入完毕之后的上升沿。基于此种考虑，可以设计一种编码协议使信号线上不仅携带数据信息SER，同时也提供移位寄存器时钟SRCLK，而RCLK可以由SRCLK计数得到，那么整个数码

5、管的驱动电路只需　　消耗MCU的一个IO口，比直接用MCU的IO口连接SER、SRCLK、RCLK三个信号输入端节省了两个IO口。为了使数据信号和时钟信号共用同一根信号线进行传输，定义图3所示的编码方式，使用不同占空比的矩形波表示逻辑“0”和“1”。在每1bit数据的传输中，时钟区为SRCLK信号提供上升沿；数据区为SER信号提供逻辑电平；清空区对信号线上的既有数据清“0”，等待下1bit数据的传输。由于编码方式寄生于硬件电路之上，所以编码中逻辑“0”和“1”的占空比需在硬件电路的设计指导下进行确定；而数据传输速率也由硬件电路决定，因此在具体应用中可以根据实

6、际情况进行灵活调整和配置。　　2.2电路设计　　在设计了图3所示的编码协议后，需考虑如何在数据接收端对MCU发　　送的数据进行解码。为此设计了图4所示电路。　　图4中C1的充放电回路因Q1、Q2的开关作用而不同，调整R9、R10　　可以分别改变C1的充电时间和放电时间，由公式1可以估算出[1]。　　由于其它等效电阻都很小，所以充电回路中的等效电阻可以近似为R9　　和Q1的c-e间的动态电阻cer之和；同理，放电回路中的电阻可等效为R10　　和　　’　　cer之和。图4中U1C、U1D和R1、R2组成了一个施密特触发器，由于其输入信　　号Fset1是电容C1充

7、放电过程中电容两端的电压，所以在施密特触发器输　　出端的decod信号实际为DATA信号的上升沿和下降沿发生一定偏移后的信　　号。其偏移量在C1充放电回路确定后，可以根据需要进行调整，其调整原　　则受公式2和公式3制约[3]。　　为正向阈值电压；　　TV-　　为反向阈值电压；THV为反向器的阈值电压，为器件本身的固有参数。但多数情况下约等于反向器输出逻辑“1”时电压值的一半。对于从信号decod到信号SRCLK之间的电路网络，其功能与前述电路网络完全相同，在此不再累述。电路中对SRCLK信号的上升沿进行计数得到RCLK信号的上升沿，使用74161进行计数，每

8、输出8个SRCLK信号的上升沿得到1个RCLK信号的