资源描述：
《综合实验：8位CPU设计与实现.ppt》由会员上传分享，免费在线阅读，更多相关内容在PPT专区-天天文库。
1、综合实验：8位CPU设计与实现内容提要回顾冯·诺依曼CPU结构及工作原理16位实验CPU的设计与实现将16位实验CPU的改造成8位的实验CPU评分标准2021/7/273冯·诺依曼型计算机存储器输出输入运算器控制器数据信号控制信号地址信号主存和CPU的联系MDRMARCPU主存读数据总线地址总线写5CPU的功能1.CPU的功能指令控制（程序的顺序控制）操作控制（一条指令有若干操作信号实现）时间控制（指令各个操作实施时间的定时）数据加工（算术运算和逻辑运算）6例：CPU的基本组成ALU数据缓冲寄存器状态字寄存器地址数据
2、57061007661077……304031地址OP码地址码101MOVR0,R1102LADR1,6103ADDR1,R2104STOR2,(R3)105JMP101106ANDR1,R3107地址寄存器程序计数器时序发生器操作控制器指令译码器OP码地址码R0R1R2R3数存cache指存cacheAR数据地址总线指令地址总线控制信号OCPCIR指令寄存器C1C2C1C2C3Cn内容提要回顾冯·诺依曼CPU结构及工作原理16位实验CPU的设计与实现将16位实验CPU的改造成8位的实验CPU评分标准下面以16位的实验
3、CPU为例进行回顾，说明设计实现过程的思路和方法设计指令系统确定CPU的结构图确定控制信号分析各个主要模块的功能及设计方法编程实现组装测试16位实验CPU设计思路设计指令前了解现实需求，并将其中必不可少、使用频率较大的需求设计为指令确定指令格式，如OP和地址码分别如何设计OP码常用固定长度，根据指令条数来确定确定地址码有几个，分别应该是多长指令分类及其对应的格式：单字长、双字长指令功能分组及OP码分配，形成指令总表不同组指令的执行时长不等，为提高效率，进行时序分析与设计，以状态机形式反映1.设计指令系统（1）单字单操
4、作数指令包括：DEC,INC,SHL,SHR,JR,JRC,JRNC,JRZ,JRNZ,JRS,JRNS1.1设计指令系统1587430OPCODEDEST_REG0000OPCODEOFFSET（2）单字双操作数指令包括：ADD,SUB,AND,CMP,XOR,TEST,OR,MVRR,ADC,SBB,LDRR,STRR（3）单字无操作数指令包括：CLC,STC1.1设计指令系统1587430OPCODEDEST_REGSOUR_REG1587430OPCODE00000000（4）双字单操作数指令包括：JMPA（
5、5）双字双操作数指令包括：MVRD1.1设计指令系统1587430OPCODE00000000ADR1587430OPCODEDEST_REG0000DATA由于没有中断操作，本机指令的执行步骤可概括如下：读取指令：地址寄存器<-指令地址，修改PC内容使其指向下一条将要执行的指令读内存，指令寄存器<-读出的内容分析指令执行指令：通用寄存器之间的运算或传送，可1步完成读写内存，通常要两步完成1.2设计指令节拍根据指令的执行步骤不同，可以把全部指令分为A、B两组A组指令完成的是通用寄存器之间的数据运算或传送，或其他一些特
6、殊操作，在取指之后可一步完成B组指令完成的是一次内存读写操作，在取指之后可两步完成A和B组指令节拍控制1.2设计指令节拍以状态机方式实现1.3指令汇总表本综合实验，拟设计的是无cache无流水的CPU因此，采用常规的CPU结构，即主要包含运算器控制器设计思路在设计时，可以先考虑比较粗的结构然后再逐渐细化例子说明2.确定CPU结构控制器运算器内存与ALU运算有关的：ALU输入来源控制ALU_IN_SELALU运算类型控制AluFunc对初始进位信号的控制SCI对标志位C、Z、V、S的设置控制SST与寄存器有关的：SR、
7、DRReg_EN3.确定控制信号对AR和IR接收控制REC（00无操作，01时AR接收PC，10时AR接收ALU输出，11时IR接收）对内存读写的控制/wr（0时为写内存，1时为读内存）对PC的更新控制PC_EN3.确定控制信号综合上述的控制信号，可以得到该CPU的控制信号集合。在设计控制器时，只要根据相关的指令给出这些控制信号的值即可即控制信号共有10个：ALU_IN_SEL、AluFuncSCI、SSTSR、DR、Reg_ENREC/wrPC_EN3.确定控制信号表中的I7对应pc_en，I6对应reg_en，I
8、5I4I3对应alu_in_sel，I2I1I0对应alu_func_sel，SR和DR由指令给出3.确定控制信号节拍指令编码SciSSTI7I6I5I4I3I2I1I0/WRREC注释000011110100000101AR<-PC,PC<-PC+1001001100000000110IR<-MEM011ADD0000000000000100
