模拟集成电路 模拟CMOS子电路.pdf

《模拟集成电路 模拟CMOS子电路.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、LOGOCMOS模拟集成电路设计-第四章模拟CMOS子电路黑龙江大学电子工程学院集成电路设计与集成系统李志远2015目录1引言32MOS开关43MOS二极管/有源电阻4电流源和电流漏5电流镜36基准电流和电压47带隙基准www.themegallery.com引言子电路是一个CMOS模拟电路设计的方法学课题。典型的子电路由简单电路组成，可完成更复杂的电路功能。4.1MOS开关开关的作用：多路选择、调制、传输门等。理想开关：4.1MOS开关实际的开关：电压控制开关是一个三端口网络，其中A、B端组成

2、开关，C端是控制电压Vc作用端。偏移源和漏电流极性是不确定的。电容C和C的影响ACBC称为电荷馈通-控制电压的一部分会出现在开关A、B端。4.1MOS开关应用MOS管实现开关：导通电阻由r、r的组合与始终存在的沟道电阻串联组成。通常r、r的影响很小，DSDS所以主要考虑沟道电阻。沟道电阻的求得：开关导通时：0

3、保证开关导通，栅极电压必须大于最大模拟信号电压与阈值电压之和。为保证开关断开，栅极电压小于或等于最小的模拟信号电压。不幸，衬底反偏电压越大，阈值电压越大。VBulk≤模拟信号电压最小值（0）VGate(on)>模拟信号电压最大值阈值电压之和（5V+VT）VGate(off)≤模拟信号电压最小值（0）4.1MOS开关NMOS开关的I-V特性：晶体管端（漏、源）开关起着V过零的转换DS作用。4.1MOS开关MOS开关的导通电阻：W/L越大，导通电阻越小V越大，导通电阻越小GSV小于V时，开关

4、断开，GST导通电阻趋向无穷大4.1MOS开关MOS开关非理想性对性能的影响：非0的导通阻抗4.1MOS开关MOS开关非理想性对性能的影响：例：假设电容C=10pF,最初没有充电。如果时钟摆幅为5V,高电位时间为T=0.1μs,输入端电压为2.5V，请确定MOS开关的W/L以保证电荷转移时间等于5倍时间常数。解：要求RONC<

5、不够大，那H么在保持模式中MOS开关是断开的，漏电流会使CH充上或放掉相当量的电荷。采样保持电路中I影响举例OFF4.1MOS开关电荷馈通（时钟馈通，电荷注入）由于栅到源和漏的耦合电容引起。这个耦合会导致栅极信号（一般是时钟）传送到源极和漏极节点。引起耦合的因素：版图、尺寸、源极和漏极节点的阻抗、栅极的波形4.1MOS开关电荷馈通（时钟馈通，电荷注入）当开关闭合时，存储在沟道中的电荷为：当开关断开时，电荷注入到源端和漏端假设电荷在源漏两端平均分配，那么电容C两端电压的变化：L电荷注入不影响

6、Vin,因为Vin是电压源4.1MOS开关电荷馈通（时钟馈通，电荷注入）电荷随着管子栅极电压Φ从高到低的跳变而产生的注入1是令人感兴趣的。栅极电压过渡的两种情况：•快跃变时间•慢跃变时间4.1MOS开关电荷馈通（时钟馈通，电荷注入）慢跃变时间4.1MOS开关电荷馈通（时钟馈通，电荷注入）快跃变时间4.1MOS开关电荷馈通（时钟馈通，电荷注入）将栅极电压模拟为分段恒定波形（一个量化波形）并考虑每个跳变过程中电荷的流动。C电压的变化范围表示管子导通时的工作情况。L两种情况中，量化的电压步长

7、是相同的，但是步长间的时间不同。C两端电压呈指数变化，其时间常数由沟道电阻和沟道电容决定，并不随快、慢情况L而改变。4.1MOS开关电荷馈通（时钟馈通，电荷注入）慢跃变情况：快跃变情况：4.1MOS开关电荷馈通（时钟馈通，电荷注入）例4.1-1（了解）：4.1MOS开关电荷馈通（时钟馈通，电荷注入）避免电荷馈通的解决办法：应用尽可能小的MOS管尺寸，减小交叠电容增大负载电容应用dummy补偿晶体管需要互补时钟完全消除是困难的，甚至可能会使馈通更严重应用互补的开关，比如传输门较小

8、的时钟摆幅应用差动开关电容电路（相对较好的办法）4.1MOS开关传输门NMOS传输门4.1MOS开关传输门PMOS传输门4.1MOS开关传输门CMOS传输门4.1MOS开关MOS开关小结MOS开关的源、漏可置换性较高的开关断开电阻Roff适当的开关导通电阻（对多数应用都OK）时钟馈通与开关尺寸成正比，与负载电容成反比。互补开关提高动态范围随着电源电压减小，开关更难完全导通4.2MOS二极管/