电子科大-微机原理课件-chap5.pdf

《电子科大-微机原理课件-chap5.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第五章存储器系统5.1存储器件的分类存储介质(存储原理)、读写策略(存取方式)5.2半导体存储芯片基本结构（RAM、ROM）、性能指标5.3存储系统的层次结构1.存储系统的分层管理2.地址映射技术3.现代计算机的多级存储体系5.4主存储器设计技术u存储芯片选型u存储芯片的组织形式容量扩展；并行、多端口、联想（改善主存的访问速度和吞吐量）u地址译码技术决定芯片片选信号的实现两级译码；全译码、部分译码、线译码；固定、可变u存储器接口设计1/542012/1/21不同的存储原理双极型：存取速度快，但集成度低，一般用于大型计算机或高速微机的Cache；易失性静态

2、SRAM速度较快，集成度较低，存储器一般用于对速度要求高、MOS型而容量不大的场合（Cache）半导体存储器动态DRAM集成度较高但存取速度较低，一般用于需较大容量的场合（主存）。掩膜ROM非易失性一次性可编程PROM存储器紫外线可擦除EPROM电可擦除E2PROM快闪存储器FLASH磁介质存储器磁带、软磁盘、硬磁盘（DA、RAID）光介质存储器只读型、一次写入型、多次写入型2/542012/1/21不同的读写策略一.数据访问方式–并行存储器(ParallelMemory)–串行存储器(SerialMemory)二.数据存取顺序1.随机存取（直接存取）可

3、按地址随机访问；访问时间与地址无关；2.顺序存取(先进先出)FIFO、队列(queue)3.堆栈存储先进后出(FILO)/后进先出(LIFO)；向下生成和向上生成；实栈顶SS、堆栈指针SP；3/542012/1/21堆栈的生成方式4/542012/1/21堆栈建立与操作示例PUSHAX1234POPAX1AB1堆栈地址存储单元PUSHBX1AB1段起10200H堆栈堆栈POPBX123410200H始地10202H段起段起10200H10202H址10204H始地始地10202H10204H10206H址址10204H10206H10206H10208H

4、10208H10208H1020AH……1020CH……栈底……栈顶1022CH1AB11022CH1AB1及1022EH1234栈顶10230H00111022EH1234初始栈底栈顶SS102010230H0011(栈底)10230H0011SS1020SS1020SP初值0030SP000000223EC0SP00000022C3E0（a）向下生成堆栈的（b）入栈操作（c）出栈操作建立及初始化（实栈顶）（实栈顶）5/425/542012/1/21静态RAM的六管基本存储单元1.T1和T2组成一个双稳态行选择线触发器，用于保存数据。+5VT3和T4为

5、负载管。2.如A点为数据D，则B点T5T3T4T6为数据/D。CDAB3.行选择线有效（高电平）T1T2时，A、B处的数据信息通过门控管T5和T6送至C、D点。T7列选择线T84.列选择线有效（高电平）时，C、D处的数据信I/OI/O息通过门控管T7和T8送集成度低，但速度快，价格高，至芯片的数据引脚I/O。常用做Cache。6/542012/1/21动态RAM的单管基本存储单元1.电容上存有电荷时，表示存储行选择线数据A为逻辑1；T1BA2.行选择线有效时，数据通过存储T1送至B处；电容C3.列选择线有效时，数据通过T2送至芯片的数据引脚I/O；刷新放

6、大器4.为防止存储电容C放电导致数T2据丢失，必须定时进行刷新；列选择线I/O5.动态刷新时行选择线有效，而集成度高，但速度较慢，价列选择线无效。（刷新是逐行进行的。）格低，一般用作主存。7/542012/1/21RAM芯片的组成与结构（一）地址线存储芯片容量标为“M*N”（bit）数据线D0D0DN-1DN-10,0……0,N-1a0（A0字线0d0数三D0A地地a1位位d据态D1址址11……线…线…缓双…寄…译0N-1冲向A存码M-1,0……M-1,N-1dN-1器）DN-1L-1器器aM-1字线M-1…读写控制逻辑R/WCE控制线1.该RAM芯片外

7、部共有地址线L根，数据线N根；2.该类芯片内部采用单译码（字译码）方式，基本存储单元排列成M*N的长方矩阵，且有M=2L的关系成立；8/542012/1/21RAM芯片的组成与结构（二）存储芯片容量标为“M*1”（bit）D00,0D0DN-10,N-1DN-1XXX0…A0地地X1A1……址址……寄译数据线A存码N-1,0…N-1,N-1n-1X（器器N-1数三D据态D0缓双D冲向Y…Y0N-1器）Y地址译码器地址线…控制线Y地址寄存器…AnAn+1A2n-1读写控制1.该RAM芯片外部共有地址线2n根，数据线1根；2.该类芯片内部一般采用双译码（复合

8、译码、重合选择）方式，基本存储单元排列成N*N的正方矩阵，且有M=22n=N2的