数字对讲机RF接收发机集成电路的研究与开发.pdf

数字对讲机RF接收发机集成电路的研究与开发.pdf

ID:51095841

大小:7.78 MB

页数:152页

时间:2020-03-18

数字对讲机RF接收发机集成电路的研究与开发.pdf_第1页
数字对讲机RF接收发机集成电路的研究与开发.pdf_第2页
数字对讲机RF接收发机集成电路的研究与开发.pdf_第3页
数字对讲机RF接收发机集成电路的研究与开发.pdf_第4页
数字对讲机RF接收发机集成电路的研究与开发.pdf_第5页
资源描述:

《数字对讲机RF接收发机集成电路的研究与开发.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、forDigitalInterphone-___l-_____一————————————_●————————————-——————---——-_金佳昱』!匝(全些)!扬塞登研究工作起始时间2010年7月研究工作期满时间2012年12月提交工作报告时间2013年03月厦门大学博士后研究工作报告著作权使用说明本人完全了解厦门大学有关保留、使用博士后研究工作报告的规定。厦门大学有权保留并向国家主管部门或其指定机构送交该报告的纸质版和电子版有权将该报告用于非赢利目的的少量复制并允许该报告进入学校图书馆被查阅有权将该报告

2、的内容编入有关数据库进行检索有权将博士后研究工作报告的标题和摘要汇编出版。保密的博士后研究报告在解密后适用本规定。本研究报告属于:1、保密(),2、不保密()纸本在年解密后适用本授权书;电子版在年解密后适用本授权书(请在以上相应括号内打“4")合俐币滏釉:棼静醐:年月日合作教师(签名):/弋习汐豸移日期:年月日摘要数字对讲机是对讲机技术发展的方向,必然会逐步取代模拟对讲机。直到现在,我国对讲机模转数工程效果不是很明显,其主要原因是数字对讲机价格居高不下,究其根本原因是数字对讲机专业芯片的缺乏。芯片处于产业链的最

3、顶端,掌握了芯片,就站在了行业的制高点。研发具有自主产权的数字对讲机芯片,具有广阔的市场前景,并且对推动对讲机的模转数工程的进展具有非常重要的意义。在数字对讲机芯片中射频收发机系统是关键技术之一,射频收发机的性能、成本、集成度等因素都直接影响着整个数字对讲机系统的成败,本项目针对数字对讲机RF接收发机集成电路进行了研究和开发,研究内容主要包括系统设计、射频前端电路、∑△分数频率综合器、中频相关电路和EAADC电路设计,具体内容如下:首先从系统设计的角度出发,对三种常用的接收机结构进行了分析和比较,并结合DMR标

4、准(协议标准TS102361,电磁兼容性和无线频谱相关标准EN300113和EN300390)和dPMR标准(协议标准TSl02490,电磁兼容性和无线频谱相关标准EN301166)以及我国《数字对讲机系统设备无线射频技术指标要求》,选择低中频结构作为本项目的系统架构;并根据协议要求计算出系统的总体指标,通过分析级联系统特性和反复仿真,最终完成了系统指标在各个模块之间的分配。射频前端电路包括低噪声放大器和混频器两个部分。为了降低功耗、节约成本,低噪声放大器采用了单端输入的共栅极结构,并在片上完成了单端转差分操作

5、和射频可编程增益放大,从而提高了低噪声放大器的动态范围;混频器电路采用了传统的吉尔伯特有源双平衡混频器,且应用正交混频结构使得本振为纯负频率信号,有效地避免了镜像信号和有用信号的混叠。中频相关电路包括正交信号失配校正电路、滤除镜像信号的复数滤波器、可变增益放大器、中频到基带的中频混频器电路。本项目采用的I/Q正交混频结构,为了降低I/Q失配,提出了一种正交信号失配校正的方法,给出了数学模型和电路实现,有效地解决了I、Q两路信号失配;为了滤除中频镜像信号并保持增益,创新地提出了一种低功耗Gm.R.C一阶有源复数滤

6、波电路,并基于此种结构设计了一款四阶Butterworth复数滤波器应用于系统中。中频可变增益电路采用开环结构,并用级联的方式,实现了低功耗,高动态范围,并具有较好线性度可变增益放大器。并创新地提出了一种新的输出共模稳定方法,省去了单独的共模反馈电路,大大节省了功耗和芯片面积。中频到基带的混频器采用无源双正交混频器,是在ADC采样的同时完成混频的,由于采用无源混频的方式,并且4路中频信号的采样电容共用,有效地降低系统功耗和减少博士后研究报告芯片面积,该电路还具有抑制由于IQ失配引起的镜像干扰的能力。接收机中AD

7、C采ZAADC架构,其中调制器采用改进的单环二阶多位量化低功耗结构,其中第一级积分器采用斩波技术提高了系统的低频特性,并采用低功耗全差分运算放大器,进一步降低了电路的功耗。频率综合器是短距离无线收发机中的关键模块之一,其性能决定了整个收发机的性能。本项目对采用∑.A调制技术消除杂散输出的小数频率综合器进行了深入研究。通过分析单环高阶∑.△调制器和MASHl.1.1∑.A调制器结构,选取单环高阶∑.△调制器结构设计了一个输入为17位,输出为三位的三阶数字∑。A调制器,并通过加入一位伪随机信号,抑制输出极限环,电路

8、采用VerilogHDL语言设计实现。频率综合器中VCO的设计采用了多频带LC.VCO结构,用5组二进制加权电容阵列将VCO输出频带划分为32个子频带,在满足系统宽调谐范围的同时,避免调谐增益过高使VCO对控制线输入噪声过于敏感,并且用限流电阻阵列代替传统结构中的电流源为VCO提供电流通路,可精确调控VCO输出摆幅,使其工作在电流限制区与电压限制区边界,优化相位噪声与功耗之间的折中。在

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。