资源描述：
《计算机组成原理_-CPU子系统-MIPS-4-多周期-1-数据通路.ppt》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、3.5.4多周期MIPS处理器（数据通路）1/12指令周期时钟周期时钟周期指令周期多个机器(工作)周期1、单周期CPU2、多周期CPUCPU的指令周期对比CPI=1CPI>12/12多周期处理器的特点指令的执行需多个时钟周期不同的指令所需的时钟周期数不同时钟周期比单周期处理器短复用主要部件，以简化数据通路单个ALU用于所有计算单个存储器用于指令和数据的存储需要增加寄存器暂存数据用于跨时钟周期是流水线等高级技术的基础，主流模式控制器更复杂，组合逻辑/微程序方式控制信号不仅与指令有关，还与当前时序状态有关3/12与单周期CPU相比，数据通路的结构特点：√各指令共享ALU√增
2、设若干暂存器√指令存储与数据存储合并1个存储器(存储指令+数据)，1个通用运算器；多个暂存器；4/12多周期处理器的设计思路√指令执行过程按存储单元级的信息传送，细分为多步，每步安排1个时钟周期:√共享硬件以简化数据通路（1+1+多）取指令；指令译码后从寄存器取数、计算转移地址；执行：运算、存储器地址计算，或分支判断；存储器读/写；寄存器堆写回；1个存储器(指令+数据)；1个通用运算器；多个暂存器；√从R型指令数据通路开始，逐步扩展，最后再合并。5/12PCIRMDRABALUF1、数据通路设计（表3-26，11条指令）PCWriteAddrRDWDMemReadMem
3、Write存储器operationzeroIRWrite(1)R型运算指令addrd,rs,rt#$rd←$rs+$rt+4PCRN1RN2WNRD1RD2RegWriteWD寄堆(1)IR←Mem[PC],PC←PC+4(2)A←Reg[rs],B←Reg[rt](3)F←AopB(4)Reg[rd]←FIRABFrsrtrd按信息传送过程划分：6/12(2)扩展I型访存指令lwrt,offset(rs)#$rt←Mem[$rs+E(offset)](1)IR←Mem[PC],PC←PC+4(2)A←Reg[rs](3)F←A+E(offset)(4)MDR←Mem[
4、F]+4PCIRMDRABALUFPCWriteAddrRDWDMemReadMemWrite存储器RN1RN2WNRD1RD2RegWriteWD寄堆operationzeroIRWritePCAddrRDWDMemReadMemWrite存储器RN1RN2WNRD1RD2RegWriteWD寄堆E(5)Reg[rt]←MDRIRMDRAFrsrtrdimm7/12已涵盖了I型运算指令！比如:addirt,rs,immswrt,offset(rs)#Mem[$rs+E(offset)]←$rt(1)IR←Mem[PC],PC←PC+4(2)A←Reg[rs],B←Re
5、g[rt](3)F←A+E(offset)+4PCALUFPCWriteAddrRDWDMemReadMemWrite存储器RN1RN2WNRD1RD2RegWriteWD寄堆operationzeroIRWritePCAddrRDWDMemReadMemWrite存储器RN1RN2WNRD1RD2RegWriteWD寄堆E(4)Mem[F]←BMDRIRABABIRFrsrtrdimm8/12beqrs,rt,offset#PC←(PC+4)+(E(offset)<<2),if$rs==$rt+4PCALUFPCWriteAddrRDWDMemReadMemWrite
6、存储器RN1RN2WNRD1RD2RegWriteWD寄堆operationzeroIRWritePCAddrRDWDMemReadMemWrite存储器RN1RN2WNRD1RD2RegWriteWD寄堆EMDRIRAB(1)IR←Mem[PC];PC←PC+4,(2)A←Reg[rs],B←Reg[rt];F←PC+E(offset)<<2(3)PC←F,ifzero=1;NOP(不修改PC),ifzero=0ABFIR(2)扩展I型分支指令rsrtrdimm<<29/12jaddress#PC←(PC+4)[31:28]U(address<<2)+4PCALUFP
7、CWriteAddrRDWDMemReadMemWrite存储器RN1RN2WNRD1RD2RegWriteWD寄堆operationzeroIRWritePCAddrRDWDMemReadMemWrite存储器RN1RN2WNRD1RD2RegWriteWD寄堆EMDRIRAB(1)IR←Mem[PC];PC←PC+4,(2)PC←PC[31:28]U(address<<2)<<2(3)扩展J型jaddress指令<<2Ursrtrdaddress,26imm10/1211条目标指令的数据通路设计已完成！IR4未整合的数据通路PC的来源
