基于SDRAM的大容量FIFO的方案设计

基于SDRAM的大容量FIFO的方案设计

ID:46619865

大小:705.59 KB

页数:4页

时间:2019-11-26

基于SDRAM的大容量FIFO的方案设计_第1页
基于SDRAM的大容量FIFO的方案设计_第2页
基于SDRAM的大容量FIFO的方案设计_第3页
基于SDRAM的大容量FIFO的方案设计_第4页
资源描述:

《基于SDRAM的大容量FIFO的方案设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、2014年第4期导弹与航天运载技术No.42014总第334期MISSILESANDSPACEVEHICLESSumNo.334文章编号:1004-7182(2014)04-0067-04DOI:10.7654/j.issn.1004-7182.20140416基于SDRAM的大容量FIFO的方案设计李宝,刘志轩,徐进,陈东涛,李箭(北京航天长征飞行器研究所,北京,100076)摘要:在数据高速采集系统中缓存是一个关键的部分,随着数据量的增加和速度的提高,对缓存的容量和速度提出更高的要求。采用Altera公司的Cycl

2、one系列的FPGA设计了大容量高速率的可随时读写的FIFO,并将设计嵌入到数据采集系统中,完成了数据的存储功能。最后以QuartusII为平台进行设计,用Modelsim软件进行仿真,并已经应用到某型号设计中,达到了预期的目标。关键词:数据采集;SDRAM控制器;缓存中图分类号:V557文献标识码:ADesignofHigh-CapacityFIFOBasedOnSDRAMLiBao,LiuZhi-xuan,XuJin,ChenDong-tao,LiJian(BeijingInstituteofSpaceLongMa

3、rchVehicle,Beijing,100076)Abstract:Cacheisanimportantcomponentinhigh-speeddataacquisitionsystems.Thecapacityandspeedrequirementofcacheincreasewiththeincreasingofdatacapacityandratenowadays.Ahigh-capacityandhigh-speedFIFOisdesignedbasedonAltera’sFPGAofCycloneseri

4、es.Thedesignisembeddedintothedataacquisitionsystemtoaccomplishthefunctionofdatastorage.ThedesigniscompletedwithQuartusIIplatformandissimulatedwithModelsim,andworkswellasexpectedinacertainproject.KeyWords:Dataacquisitionsystem;Synohronousdynamicrandomaccessmemory

5、controller;Cache0引言行读写操作。数据采集系统中缓存的作用非常重要,其特点是分析比较以上两种方法,第1种方法虽然操作简数据“先入先出(Fast-inFast-out,FIFO)”,可以以不单,但是无法做到同时读写,在读的同时不能写,在同的速率同时进行读写,以达到速率匹配的目的。目写的同时不能读,之所以这样是因为SDRAM的读/写前常用的缓存存储器主要有FIFO和SDRAM两种。是由一个端口控制,这显然无法满足需要。“乒乓”FIFO的容量小、价格高,若将FIFO应用在产品中将SDRAM则改进了这一点,可以

6、同时进行读写,即先提高成本;同步动态随机存取存储器(Synohronous向第1个SDRAM中写数据,写满之后再向第2个DynamicRandomAccessMemory,SDRAM)的优点是SDRAM写数据,此时可以从已经写存满数据的存储量大、成本低,缺点是操作复杂、不容易控制。SDRAM中读取数据,这样总有一个SDRAM输出数本设计的目标是利用SDRAM设计出一个操作相对简据,另一个SDRAM接收数据。但是当第1个SDRAM单的大容量缓存存储器。SDRAM的控制方法有:a)未写满时则无法读取数据,例如,当向第1个S

7、DRAM利用SDRAM的控制器,对SDRAM进行控制,控制中写数据时,若想在此时读取数据则只有停止写入数器的端口有时钟端、读使能和写使能端、数据输入端,据才能进行。这种只有当第1个SDRAM存储满后才数据输出端、空指示端、满指示及复位端,这样可以能进行读写操作的显然影响工作效率。方便地对SDRAM进行控制操作;b)“乒乓”SDRAM,“乒乓”就是指用两个SDRAM,一个进行读操作,1大容量FIFO(BIG_FIFO)的设计思想一个进行写操作,当一个SDRAM的数据写满之后,利用SDRAM的大容量和价格优势,设计一个操再

8、对另一个SDRAM进行写操作,这样则可以同时进作简单,接口类似FIFO的大容量存储器。图1为FIFO收稿日期:2013-11-12;修回日期:2014-03-17作者简介:李宝(1983-),男,工程师,主要从事弹头遥外测测试工作68导弹与航天运载技术2014年整体框图结构,全部设计模块在FPGA内部实现,并续表1与SDRAM相连

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。