欢迎来到天天文库
浏览记录
ID:41708259
大小:105.80 KB
页数:7页
时间:2019-08-30
《数字逻辑复习指南-第二章》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库。
1、组合电路的分析是已知逻辑电路,待求该电路的逻辑功能。根据以上例题的做法归纳出其步骤一般如下:1.由逻辑图逐级写出函数表达式;2.由函数表达式列出真值表;3.根据真值表或表达式确定该电路的逻辑功能;4•有时根据化简结果还可检验出原电路的设计是否属最佳方案,并改进之。对于中、大规模集成组合电路,除了上述方法外,还口J简化为直接通过分析手册上给定的集成芯片的真值表,来了解电路的逻辑功能、接口方法以及如何灵活应用,而不一定涉及电路的内部结构。组合逻辑设计步骤:1.按文字描述的逻辑命题写出真值表这是十分重要的一步。具体为:先分析设计要求,设置输入、输岀变量,设定逻辑状态1
2、和0的含义,然后再按逻辑功能的要求列出真值表。2.由真值表化简后写出函数表达式有吋为便于考虑最优化方案,可先山真值表写出与或表达式(方法见下而)。只要把真值表中函数值£1的相应输入变量用一个“乘积项”二(与项)表示,其中:变量为1的用原变量表示,变量为0的川反变量表示,再把各个乘积项相加(相或),就可得到函数尸的表达式To(1)当采用小规模集成电路设计时,则要根据所选用的门进行函数化简,以求用最少的门来实现。化简时,可通过卡诺图法(直接根据真值表填图化简),也可通过代数法(根据表达式进行化简)o(2)当采用中、大规模集成电路设计时,冇时口J能需对表达式进行适当的
3、变换,以适应所需门的需要,然麻再用最少的集成块来实现。3.画出相应的逻辑图。【例1】已知逻辑电路图如图4・1所示分析其功能。图4・1【解】第一步:写出函数表达式F}=~ABF2=A+CF3=B㊉kF,=FXF2=^BA+CF二伤+耳二而兔+C+(B㊉€)第二步:化简得F=ABA+CB㊉C=(AB+A+C)(BC4-BC)=ABC+ABC+BC=BC(A+A)+BC(A+l)=BC+~BC第三步:由最简式列真值表可按前面介绍过的方法,对变最B、C的4种可能取值(00~11),按其逻辑函数进行运算,求出相应的尸值填入表中。例如,当伊乍0时,f=bc+bc=oo+oo
4、=o,……由此可列出尸的真值表,如表4-1所示。BCF000011101110表4-1例1真值表图4-2例1的改进图第四步:据最简表达式及真值表可确定该电路是一个二变量的界或电路(Q〃㊉0。笫五步:由最简结果发现此原始电路的设计不经济,可改用一个片或门來实现,如图4-2所示。组合逻辑设计练习题:1、举重比赛屮有三个裁判:主裁判A.副裁判〃和a各人而前有一个键钮,当三个裁判,或者一个主裁判和一个副裁判同时按卜键钮时,显示“试举成功”的灯就会亮。试用与非门来设计能实现此功能的逻辑电路。2、用四位全加器构成一位8421码的加法电路。第一题:【解】第一步:理解题意,列真
5、值表。设:A.B、Q裁判按下键钮为1,不按键钮为0。并设:灯为尸,且灯亮为1,灯灭为0。则可按题意列出真值表,如表4-3所示。ABCFOOOoOO1oO1Oooilo1ooo1O1111o11111表4-3例1真值表ACAB图4-4例1卡诺图化简化简过程如图4-4所示。化简结果为:F=AB-^-AC=AB+AC=ABAC第三步:画逻辑图如图4-5所示。BAC图4-5例1逻辑图如有两个8421码昇3昇2如昇0和风唸丹丹相加。由于4位二进制数相加是逢
6、•六进一,而8421码相加是逢十进一,故用4位全加器构成8421码加法器时,必须解决一个“如何使逢十六进一变成逢十进
7、一”的问题,也即当加法器的和数Si超过9时,应使Si加6,强迫加法器进位,以此达到逢十进一的目的。为此要设计一个“过9加6”的校正电路。解:第一步:Si超过9的情况有两种:(1)和数53525150在1010~1111(10~15)的范围内时:最小项ZZ710^/7715为1,用卡诺图化简可得逻辑表达式为F=53S2S351,如图4-9所示。(2)和数53525150^10000(16)时:全加器的最高位63=1,产生进位。故可得满足加法器进位条件的逻辑表达式为:当用与非门实现吋:尸=哀忑可第二步:在图4-10中,畀与〃并行输入到笫一个4位全图4-9Si过9化简
8、加器中,进行朋〃的运算:(1)当卅〃的和数53525150<1001(即〈9)时:过9加6电路输出尸为0,使〃’3B'21ff0二0000。再将力'i二Si与〃’i=0并行输入到第二个4位全加器中,进行Si+0的运算,最后输出为S'i二Si。(2)当力+〃的和数53525150^1010(即210)时:过9加6电路输出尸为1,使〃'3B'2ff10二0110。再将Afi=5i与〃i=6并行输入到第二个4位全加器中,进行Si加6的运算,强迫加法器输出S'32S'1£0二0000,并由尸端向高位发出进位信号1。可见,该电路能实现8421码加法运算。第三步:画电路图:
9、人3人2人0〃3图4-1
此文档下载收益归作者所有