计算机组成原理实用教程》》试卷

计算机组成原理实用教程》》试卷

ID:41116147

大小:102.50 KB

页数:5页

时间:2019-08-16

计算机组成原理实用教程》》试卷_第1页
计算机组成原理实用教程》》试卷_第2页
计算机组成原理实用教程》》试卷_第3页
计算机组成原理实用教程》》试卷_第4页
计算机组成原理实用教程》》试卷_第5页
资源描述:

《计算机组成原理实用教程》》试卷》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、<<计算机组成原理实用教程>>试卷一.选择题(每小题1分,共10分)1.冯·诺依曼机工作的基本方式的特点是______。A多指令流单数据流B按地址访问并顺序执行指令C堆栈操作D存贮器按内容选择地址2.在机器数______中,零的表示形式是唯一的。A原码B补码C移码D反码3.在定点二进制运算器中,减法运算一般通过______来实现。A原码运算的二进制减法器B补码运算的二进制减法器C原码运算的十进制加法器D补码运算的二进制加法器4.某计算机字长32位,其存储容量为4MB,若按半字编址,它的寻址范围是______。A0-4MBB0-2MBC0-2MD

2、0-1M5.主存贮器和CPU之间增加cache的目的是______。A解决CPU和主存之间的速度匹配问题B扩大主存贮器容量C扩大CPU中通用寄存器的数量D既扩大主存贮器容量,又扩大CPU中通用寄存器的数量6.单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个常需采用______。A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式57.同步控制是______。A只适用于CPU控制的方式B只适用于外围设备控制的方式C由统一时序信号控制的方式D所有指令执行时间都相同的方式8.描述PCI总线中基本概念不正确的句子是_____

3、_。A、PCI总线是一个与处理器无关的高速外围总线B、PCI总线的基本传输机制是猝发式传送C.PCI设备一定是主设备D.系统中只允许有一条PCI总线CRT的分辨率为1024×1024像素,像素的颜色数为256,则刷新存储器的容量为______。A512KBB1MBC256KBD2MB10.为了便于实现多级中断,保存现场信息最有效的办法是采用______。A通用寄存器B堆栈C存储器D外存二.填空题(每小题3分,共18分)1.在计算机术语中,将运算器、控制器、cache合在一起,称为A.______,而将B.______和存储器合在一起,成为C._

4、_____。2.数的真值变成机器码可采用A.______表示法,B.______表示法,C.______表示法,移码表示法。3.广泛使用的A.______和B.______都是半导体随机读写存储器。前者的速度比后者快,但C.______不如后者高。4.形成指令地址的方式,称为A.______方式,有B.______寻址和C.______寻址。5.CPU从A.______取出一条指令并执行这条指令的时间和称为B.______。由于各种指令的操作功能不同,各种指令的指令周期是C.______。6.微型机的标准总线从16位的A.______总线,发展

5、到32位的B.______总线和C.______总线,又进一步发展到64位的PCI总线。5三.(12分)已知x=-0.01111,y=+0.11001,求[x]补,[-x]补,[y]补,[-y]补,x+y=?,x–y=?四.(15分)图B1所示为双总线结构机器的数据通路,IR为指令寄存器,PC为程序计数器(具有自增功能),M为主存(受R/信号控制),AR为地址寄存器,DR为数据缓冲寄存器,ALU由加、减控制信号决定完成何种操作,控制信号G控制的是一个门电路。另外,线上标注有小圈表示有控制信号,例中yi表示y寄存器的输入控制信号,R1o为寄存器R

6、1的输出控制信号,未标字符的线为直通线,不受控制。(1)“ADDR2,R0”指令完成(R0)+(R2)→R0的功能操作,画出其指令周期流程图,假设该指令的地址已放入PC中。并列出相应的微操作控制信号序列。(2)若将“指令周期”缩短为一个CPU周期,请先画出修改数据通路,后画出指令周期流程图。(3)在(2)的基础上,将“执行周期”也缩短为一个CPU周期,先修改运算器数据通路,后画出指令周期流程图。此时加法指令速度比(1)提高几倍?B总线IRPCARMDRR0R1R2R3XYALUIRiPCiARiR/DRiR0iR3iXi+-GYiR3oR0oP

7、CooooIRoA总线图B15五.(10分)画出PCI总线结构框图,说明HOST总线、PCI总线、LAGACY总线的功能。六.(10分)参见图B2,这是一个二维中断系统,请问:在中断情况下,CPU和设备的优先级如何考虑?请按降序排列各设备的中断优先级。若CPU现执行设备C的中断服务程序,IM2,IM1,IM0的状态是什么?如果CPU的执行设备H的中断服务程序,IM2,IM1,IM0的状态又是什么?每一级的IM能否对某个优先级的个别设备单独进行屏蔽?如果不能,采取什么方法可达到目的?若设备C一提出中断请求,CPU立即进行响应,如何调整才能满足此要

8、求?图B25七.(10分)CPU如何识别从主存取出来的二进制代码是指令还是数据?八.(15分)芯片EDRAM的存储容量1M×4位,采用图B3所示204

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。