SRAM 的一种可测性设计

《SRAM 的一种可测性设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第30卷　第6期湖南大学学报(自然科学版)Vol.30,No.62003年12月JournalofHunanUniversity(NaturalSciences)Dec12003文章编号:100022472(2003)0620022204XSRAM的一种可测性设计朱小莉,陈迪平,王镇道(湖南大学应用物理系,湖南长沙　410082)　　摘　要:用ETCO算法对SRAM进行了内建自测试设计.首先说明了设计的原理,进而对电路中所用的各个单元电路进行了设计,主要包括地址计数器、数据计数器和BIST控制器等.设计出的电路可针对

2、具体的故障模型设置相应的测试长度,从而获得预期的故障覆盖率.测试时不需存储正确响应,并可通过一个响应标志位表示检测的结果.可测性部分对电路硬件的开销较小,所设计的电路在工作站上已成功通过仿真,此电路可广泛应用于嵌入式SRAM,以降低电路的测试难度.关键词:内建自测试;线性反馈移位寄存器;故障覆盖率;本原多项式中图分类号:TN407　　　　　　　　　　　　　　　　文献标识码:AAKindofDesign2for2testforSRAMZHUXiao2li,CHENDi2ping,WANGZhen2dao(DeptofP

3、hysics,HunanUniv,Changsha410082,China)Abstract:Thispaperproposedakindofdesignformemoryarrayswithbuilt2inself2test(BIST).Wefirstintroducedthedesignprinciple,andthendescribedthedesignforallthecellcircuits,whichincludetheaddresscounters,datagenerators,andBISTcontr

4、oller.Thedesignhasthefollowingcharacteristics:①Thetestlengthcanbechangedtogetthedesiredfaultcoverageofanykindoffaultmodels;②Thecorrectresponseisnotnec2essarytobestored;③Asingleresponsebitalwaysindicateswhetherthereisafault;④Thehardwareoverheadislow.Thesimulatio

5、nresultshowsitscorrectness.Keywords:built2inself2test;Linear2feedbackShiftRegister(LFSR);faultcoverage;primitivepolynomialSRAM有速度快和不需要刷新等优点,被广泛要,存储器件日益向着高速、高集成方向发展,但同用于高性能的计算机系统.SRAM除了作为单独产时也带来了一个问题,对这种嵌入式存储器的测试品使用外,目前的趋势是尽可能地把它集成在VLSI比较困难.因此,倾向于将存储器的测试做在存储器芯片内

6、部,这样做的优点是显而易见的:一是由于内部,即用内建自测试(Built2inSelf2test,BIST)思想SRAM在芯片内部不需要拖动片外负载电容,读写设计SRAM.1978年,Rnair等人首次为RAM建立速度可以大大加快;二是单独的SRAM芯片输入/了综合故障模型,并提出了测试算法;1985年他们输出管脚多,封装费用昂贵,集成在芯片内部后就不又在上述研究基础上提出了新的算法,其基本思想[1]存在这个问题,这样就大大降低了封装成本.由是以线性寻址检测简单的功能故障,再以非线性寻于半导体工艺技术的提高以及存储系统

7、多方面的需址检测较复杂的故障,大多是基于某种测试图形算X收稿日期:2003203226作者简介:朱小莉(1979-),女,江苏省大丰市人,湖南大学应用物理系教师1©1995-2005TsinghuaTongfangOpticalDiscCo.,Ltd.Allrightsreserved.第6期朱小莉等:SRAM的一种可测性设计23法对SRAM进行设计,且一般是针对按位寻址的存值比较的电路.在此基础上,可以得出功能测试时[2]储器进行的可测试设计.而本文将用ETCO算法SRAM的框图如图2.(ExplicitTestw

8、ithCycleOperations)对有一定字长的存储器进行可测性设计.[3]1BIST技术概述内建自测试技术的基本思想是电路自己生成测试向量,而不是要求外部施加,并依靠自身决定所得到的测试结果是否正确,因此,内建自测试必须附加2个额外的电路:激励生成器和响应分析器.如图1所示.这种电路具有以下3个特点:1)测试序列直接在芯片上产生;2)在芯