计算机组成原理教程解答

《计算机组成原理教程解答》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、计算机组成原理教程第二章习题选解第二章存储器1．说明存储器的存取时间与存取周期之间的联系与区别。解:存取时间TA是指存储器从接收到CPU发来的读写有关信号开始，到读出/写入数据所需的时间。而存取周期TW是指连续两次读写存储器所需的最小时间间隔。这个时间除包括了一次访问时间外，还要考虑一次访问之后系统所需要的恢复时间。存取时间和存取周期都是反映存储器存取速度的指标，存取周期大于存取时间。在存储器进行读写操作时，由于存储元件本身的性能，做完一次存或取之后，不能马上进行另外的存或取，需要一段稳定和恢复时间。存取周期就是存取时间加上存储单元的恢复稳定时间。2.存储器

2、的带宽有何物理意义?存储器总线宽度为32位，存取周期为250nS,这个存储器带宽是多少?解：存储器带宽的物理意义是指每秒钟访问的二进制位的数目，标明一个存储器在单位时间处理信息量的能力。若总线宽度为32位，存储周期为250ns，则：存储器带宽＝32Bit/250ns=32Bit/250×10-9s=32×109Bit/250s=128×106Bit/s=128MBit/s3、ROM与RAM两者的差别是什么?解：ROM、RAM都是主存储器的一部分，但它们有很多差别：(1)RAM是随机存取存储器，ROM是只读存取存储器；(2)RAM是易失性的，一旦掉电，则所有信

3、息全部丢失；ROM是非易失性的，其信息可以长期保存，常用于存放一些固定用的数据和程序，比如计算机的自检程序、BIOS、汉字库等。4、指出下列存储器哪些是易失性的?哪些是非易失性的?哪些是读出破坏性的?哪些是非读出破坏性的?动态RAM，静态取RAM，ROM，Cache，磁盘，光盘解:动态RAM、静态RAM、Cache是易失性的，ROM、磁盘、光盘是非易失性的。动态RAM是读出破坏性的，其余均为非读出破坏性的。5、术语：存储元、存储单元、存储体、存储单元地址，有何联系和区别？答：存储元：存储一位二进制信息的基本单元电路；存储单元：由若干存储元组成，用来存放多位二

4、进制信息，具有独立地址，可以独立访问；存储体：是存储单元的集合，它由许多存储单元组成，用来存储大量的数据和程序。存储单元地址：现代计算机存储器的访问还是基于地址的，为此要为每个存储单元设置一个线性地址，信息按地址存入或取出。计算机在存取数据时，以存储单元为单位进行存取。机器的所有存储单元长度相同，一般由8的整数倍个存储元构成。同一单元的存储元必须并行工作，同时读出、写入。由许多存储单元构成了一台机器的存储体。由于每个存储单元在存储体中的地位平等，为区别不同单元，为每个存储单元赋予地址，都有一条唯一的地址线与存储单元地址编码对应。6.下面关于存储器的描述，请选

5、则正确的叙(1)CPU访问存储器的时间是由存储体的容量决定的，存储容量越大，访问存储器所需的时间就越长；(2)因为动态存储器是破坏性读出，必须不断地刷新；(3)随机半导体存储器(RAM)中的任何一个单元都可以随时访问；(4)固定存储器(ROM)中的任何一个单元不能随机访问；(5)一般情况下，ROM和RAM在存储体中是统一编址的；(6)由于半导体存储器加电后才能存储数据，断电后数据就丢失了，因此，用EPROM做的存储器，加电后必须重写原来的内容。解：(1)×。主存是随机存储器，CPU访问任何单元的时间都是相同的，同容量的大小没有关系。(2)×。刷新不仅仅是因为

6、存储器是破坏性读出，还在于动态存储器在存储数据时，存储器不做任何操作时，电荷也会泄漏，为保证数据的正确性，必须使数据周期性地再生，即刷新。(3)√。(4)×。ROM只是把信息固定地存放在存储器中，而访问存储器仍然是随机的。(5)√。在计算机设计中，往往把RAM和ROM的整体作主存，因此，RAM和ROM一般是统一编址的。(6)×。EPROM是只读存储器，与半导体随机存储器制作工艺不同，不会因掉电丢失数据。7、某计算机系统字长为32位，主存以字节编址，试画出存储器中字地址和字节地址的分配情况。解：存储器中字地址和字节地址的分配情况如下图所示000102字节编址0

7、00204字编址0103058.设计一个用64Kx1位的芯片构成256Kx16位的存储器，画出组织结构图。解:(1)要用64K×l的芯片构造256K×l6位的存储器，需要字、位同时扩展，共需芯片(256/64)×(16/1)=64(片)；(2)主存容量为256KB=218B，即共需地址线18根，可用其中A0～A1516根接到芯片组，余下两根A16、A17接到片选译码器。(3)组织结构图:A15D.A1464K×1A0DDDDDDD...16片A15A14A0…A15D.A1464K×1A0DDDDDDD...16片A15A14A0…地址总线D0D2D4D15

8、D1D3D5…数据总线A15D.A1464K×1A0