EDA___课程设计__数字密码锁电路

EDA___课程设计__数字密码锁电路

ID:37916905

大小:1.26 MB

页数:8页

时间:2019-06-02

EDA___课程设计__数字密码锁电路_第1页
EDA___课程设计__数字密码锁电路_第2页
EDA___课程设计__数字密码锁电路_第3页
EDA___课程设计__数字密码锁电路_第4页
EDA___课程设计__数字密码锁电路_第5页
资源描述:

《EDA___课程设计__数字密码锁电路》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、…..《电子设计自动化》课程设计《电子设计自动化》课程设计题目:数字密码锁电路院(系)信息科学与工程学院专业通信工程级别班级学号姓名任课老师学生签名:完成日期:8/8…..《电子设计自动化》课程设计摘要本次设计是设计一个数字密码锁电路,即串行输入6位十进制数,同时输出在LED数码管上显示,并且有密码正确与错误的提示,如果连续3次输入错误,则在15分钟内不能开锁。为了方便、有效的实现该功能,此次设计定制了LPM宏功能模块,通过各个模块之间的有机组合,最终完成数字密码锁电路的设计。一、系统设计1.设计要求:6位十进制数字密码,串行输入;有开锁和错误指示

2、(LED);如果连续输错三次,则一刻钟内不能再开锁。2.系统设计方案:第一部分:首先设计一个十进制计数器和6进制计数器cnt6,其中十进制部分的作用是选择0~9中的一个输入到密码锁中,cnt6(初始值是000,也可以通过复位键将其置零)的功能控制6位密码依次输入,其作用相当于确认键,即当cnt6的值为000时,输入第一个密码,并在LED数码管上显示,当cnt6的值是001时,输入第二个密码,以此类推当cnt6的值是101是输入第六个密码,然后当cnt6的值是110是输入的6位密码与内置密码比较,如果密码相同,led_suc亮表示密码输入正确,否则l

3、ed_nsuc亮,表示密码输入错误,此时通过复位键可重新输入,如果连续3次输入错误,则会激活第二部分的电路模块。第二部分:此部分包括一个3进制计数器cnt3和一个十五分钟的倒数计时器cnt(开始时处于待机状态)。其中cnt3的功能是记录第一部分密码输入错误的次数,如果密码联系3次错误,其输出一个信号反馈到第一部分,使第一部分不能继续输入密码,同时倒数计时器cnt开始工作,知道倒数计时回到零时,解除cnt3的反馈信号,第一部分可以输入密码,同时,倒数计时器回到待机状态。二、软件设计1.软件设计平台:QuartusⅡ,开发工具:EDA试验箱,芯为EP2

4、C5T144C82.各部分的程序及对应的LPM模块Cnt6模块libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycnt6isport(clk,rst:instd_logic;led:bufferstd_logic_vector(2downto0));endcnt6;architectureoneofcnt6isbeginprocess(clk)beginifrst='1'thenled<="000";elsifclk'eventandclk='1'

5、thenled<=led+1;学生签名:完成日期:8/8…..《电子设计自动化》课程设计ifled="111"thenled<="000";endif;endif;endprocess;end;LPM模块:Cnt10模块:libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycnt10isport(clk:instd_logic;led:bufferstd_logic_vector(3downto0));endcnt10;architectureone

6、ofcnt10isbeginprocess(clk)beginifclk'eventandclk='1'thenled<=led+1;ifled="1001"thenled<="0000";endif;endif;endprocess;end;LPM模块:学生签名:完成日期:8/8…..《电子设计自动化》课程设计密码输入模块:libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitymainisport(rst,en:instd_logic;d_in:in

7、std_logic_vector(2downto0);din:instd_logic_vector(3downto0);led0,led1,led2,led3,led4,led5:bufferstd_logic_vector(3downto0);suc:outstd_logic;nsuc:outstd_logic);endmain;architecturebehavofmainisbeginprocess(d_in)beginifrst='1'thenled0<="0000";led1<="0000";led2<="0000";led3<="000

8、0";led4<="0000";led5<="0000";suc<='0';nsuc<='0';elsifen='1'th

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。