毕业设计（论文）-基于AT89S51的八路数显抢答器的设计与制作

《毕业设计（论文）-基于AT89S51的八路数显抢答器的设计与制作》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、鄂州职业大学毕业设计（论文）课题名称：数显抢答器的设计与制作系部名称电子电气系专业班级应用电子班指导教师学生姓名完成时间：2011年3月8日至2011年5月20日初稿时间：2011年5月10日定稿时间：2011年5月20日31目录一设计目的与任务3二各模块的选择和论证32.1抢答器显示模块选择32.2控制器选择52.3键盘选择52.4时钟频率电路的设计72.5复位电路的设计82.6报警电路82.7AT89S51简介92.7.1AT89S51单片机的结构92.7.2AT89S51单片机管脚说明10三模块最终方案的设计123.1总体设计思路123.2功能介绍123.

2、3抢答器的软件设计123.4数码显示软件设计13四系统调试与仿真134.1软件调试问题分析144.2Proteus仿真14五电路板的制作与检查15六总结16参考文献16附录17附录一主程序22附录二元件清单2831附录三Proteus仿真原理图2931基于AT89S51的八路数显抢答器摘要：本方案以AT89S51单片机作为主控核心，与晶振、数码管、蜂鸣器等构成八路抢答器，利用了单片机的延时电路、按键复位电路、时钟电路、定时/中断等电路，设计的八路抢答器具有实时显示抢答选手的号码和抢答时间的特点，还有复位电路，使其再开始新的一轮的答题和比赛，同时还利用汇编语言编程

3、，使其实现一些基本的功能。关键词：单片机、AT89S51、抢答器一设计目的与任务1课程设计目的（1）结合所学的电子电路的理论知识完成数码显示八路抢答器课程设计；（2）通过该设计学会并掌握常用电子元器件的选择和使用方法；（3）提高自己综合分析问题和解决问题的能力。2课程设计任务在比赛开始，主持人读完题之后按下总开关，即计时开始，此时数码管开始进行30s的倒计时，直到有一个选手抢答时，对应的会在数码管上显示出该选手的编号和抢答所用的时间，同时蜂鸣器也会发出声音，以提示有人抢答本题，如果在规定的60s时间内没有做出抢答，则此题作废，即开始重新一轮的抢答。在抢答和回答时

4、间的最后5s，蜂鸣器都会给予报警提示。二各模块的选择和论证2.1抢答器显示模块选择显示模块主要是显示抢答的时间，组别号码等。考虑有以下两种显示方案。方案一：使用液晶屏显示时间。液晶显示屏（LCD）具有轻薄短小、低耗电量、无辐射危险，平面直角显示以及影像稳定不闪烁等优势，可视面积大，画面效果好，分辨率高，抗干扰能力强的特点。但由于只需要显示时间和转向、相数这样的数字，信息量比较少，且由于液晶是以点阵的模式显示各种符号，需要利用控制芯片创建字符库，编程工作量大，控制器的资源占用较多，其成本也偏高。在使用时，不能有静电干扰，否则易烧坏液晶显示芯片，不易维护。31方案二

5、：在使用传统的数码管显示。数码管具有：低能耗、低损耗、低压、寿命长、耐老化、防晒、防潮、防火、防高（低）温，对外界环境要求低，易于维护，同时其精度高，称量快，精确可靠，操作简单。数码显示是采用BCD编码显示数字，程序编译容易，资源占用较少。根据以上的论述，选择采用方案二。显示功能与硬件关系极大，当硬件固定后，如何在不引起操作者误解的前提下提供尽可能丰富的信息，全靠软件来解决。在这里我们使用的是七段数码管显示，通常在显示上我们采用的方法一般包括两种：一种是静态显示，一种是动态显示。其中静态显示的特点是显示稳定不闪烁，程序编写简单，但占用端口资源多；动态显示的特点是

6、：显示稳定性没静态好，程序编写复杂，但是相对静态显示而言占用端口资源少。在本设计中根据实际情况采用的是动态显示方法。4位七段数码管显示电路如下图所示。图2-14位七段数码管显示电路图上图中数码管采用的是4位一体七段共阳数码管，其中A~H段分别接到单片机的P0口，由单片机输出的P0口数据来决定段码值，位选码COM1，COM3，COM4分别接到单片机的P2.0，P2.1，P2.2，由单片机来决定当前该显示的是哪一位。在图中还有八个电阻，连接在P0口上，用作P0口的上拉电阻，保证P0口没有数据输出时候处于高电平状态。通过查表法，将其在数码管上显示出来，其中P0口为字型

7、码输入端，P2口低3位为字选段输入段。在这里我们通过查表将字型码送给7段数码管显示的数字。312.2控制器选择控制器主要用于对显示、抢答、音乐、计分等模块进行控制。控制器的选择有以下两钟方案。方案一：采用FPGA（现场可编程门列阵）作为系统的控制器。FPGA可以实现各种复杂的逻辑功能，规模大，密度高，它将所有器件集成在一块芯片上，减小了体积，提高了稳定性，并且可以应用EDA软件仿真、调试，易于进行功能扩展。FPGA采用并行的输入输出方式，提高了系统的处理速度，适合作为大规模实时系统的控制核心。但由于本设计对数据处理的速度要求不高，FPGA的高速处理的优势得不到充

8、分体现，并且由于其集成度