毕业设计（论文）-基于NOR的非易失性存储器的设计

《毕业设计（论文）-基于NOR的非易失性存储器的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、苏州市职业大学电子信息工程系毕业论文(设计)摘要基于浮栅概念的闪存由于其小的单元尺寸和良好的工作性能已经成为最通用的非易失性存储器。本文着重介绍了基于NOR的非易失性存储器的设计，分析了基于NOR的非易失存储器的工作原理和应用前景；设计了一个64位的该寄存器的电路图和版图；通过对版图和电路图DRC和LVS的验证，最终得出了正确的版图和电路图。本文还阐述了关于版图设计方面的相关知识。关键词：存储器；非易失性；NOR；版图设计；DRC1919苏州市职业大学电子信息工程系毕业论文(设计)AbstractTheflashbasedontheconc

2、eptofthefloatinggatehasbecomethemostgeneralnonvolatilememorybecauseofitssmallunitsizeandgoodworkingperformance.ThispapermainlyintroducedthedesignofnonvolatilememorybasedonNORgate.TheworkingprinciplesandapplicationprospectsofthenonvolatilememorybasedonNORgatehavebeendetaile

3、danalyzed.Theschematicandlayoutofthe64-bitcircuithasbeendesigned,whichpassthroughtheDRCandLVS,thusverifiesthecorrectdesigning.Thispaperalsointroducessomerelevantknowledgeaboutlayoutdesign.Keywords:Memory;Non-volatile;NOR;Layoutdesign;DRC1919苏州市职业大学电子信息工程系毕业论文(设计)目录第1章绪论11.

4、1半导体存储器11.1.1动态随机存储器（DRAM）11.1.2静态随机存取存储器（SRAM）21.2非易失性存储器（NVW）31.2.1铁电存储器(FeRAM)31.2.2磁性随机存储器(MRAM)41.3浮栅场效应管5第2章基于NOR非易失存储器电路设计7第3章基于NOR的非易失存储器版图设计93.1版图设计流程93.2版图设计规则93.2.1线宽规则103.2.2间距规则103.2.3交叠规则113.2.4延伸规则113.2.5天线效应123.3版图验证123.3.1DRC（DesignRuleCheck）设计规则检查133.3.2L

5、VS(LayoutVersusSchematic)版图和电路图一致性检查133.4基于NOR的非易失版图实现133.4.18位×8位非易失存储器电路图133.4.28位×8位非易失存储器版图143.4.3DRC检测15第4章结论17参考文献18致谢191919苏州市职业大学电子信息工程系毕业论文(设计)第1章绪论半导体存储器以其容量大、体积小、功耗低、存取速度快、使用寿命长等特点，已广泛应用于数字系统。1.1半导体存储器半导体存储器(Semi-conductormemory)是一种以半导体电路作为存储媒体的存储器，内存储器就是由称为存储器芯

6、片的半导体集成电路组成。按其功能可分为：随机存取存储器（简称RAM）和只读存储器（只读ROM）。RAM包括DRAM（动态随机存取存储器）和SRAM（静态随机存取存储器），当关机或断电时，其中的信息都会随之丢失。DRAM主要用于主存（内存的主体部分），SRAM主要用于高速缓存存储器。ROM主要用于BIOS存储器。按其制造工艺可分为：双极晶体管存储器和MOS晶体管存储器。按其存储原理可分为：静态和动态两种。半导体存储器的技术指标主要有：1.存储容量：存储单元个数M×每单元位数N2.存取时间：从启动读(写)操作到操作完成的时间3.存取周期：两次独

7、立的存储器操作所需间隔的最小时间4.平均故障间隔时间MTBF（可靠性）5.功耗：动态功耗、静态功耗1.1.1动态随机存储器（DRAM）　DRAM（DynamicRandomAccessMemory），即动态随机存取存储器最为常见的系统内存。DRAM只能将数据保持很短的时间。为了保持数据，DRAM使用电容存储，所以必须隔一段时间刷新（refresh）一次，如果存储单元没有被刷新，存储的信息就会丢失。（关机就会丢失数据）。图1-1所示为动态RAM的工作原理。动态RAM也是由许多基本存储元按照行和列来组成的。1919苏州市职业大学电子信息工程系毕

8、业论文(设计)图1-13管动态RAM的基本存储电路在这个电路中，读选择线和写选择线是分开的，读数据线和写数据线也是分开的。写操作时，写选择线为"1"，所以Q1导通，要写入的数据通