基于dsp和fpga的高分辨率全景图像实时处理系统硬件设计

基于dsp和fpga的高分辨率全景图像实时处理系统硬件设计

ID:33215801

大小:3.81 MB

页数:94页

时间:2019-02-22

基于dsp和fpga的高分辨率全景图像实时处理系统硬件设计_第1页
基于dsp和fpga的高分辨率全景图像实时处理系统硬件设计_第2页
基于dsp和fpga的高分辨率全景图像实时处理系统硬件设计_第3页
基于dsp和fpga的高分辨率全景图像实时处理系统硬件设计_第4页
基于dsp和fpga的高分辨率全景图像实时处理系统硬件设计_第5页
资源描述:

《基于dsp和fpga的高分辨率全景图像实时处理系统硬件设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、分类号:UDC:密级:编号:工学硕士学位论文基于DSP和FPGA的高分辨率全景图像实时处理系统硬件设计硕士研究生:指导教师:学位级别:学科、专业:所在单位:论文提交日期:论文答辩日期:学位授予单位:刘涛陆军教授工学硕士模式识别与智能系统自动化学院2011年1月2011年3月哈尔滨工程大学ClassifiedIndex:U.D.C:ADissertationfortheDegreeofM.EngDesignofHigh—ResolutionPanoramicImagesRealTimeProcessingHardwareSystemBasedonDSPandFP6筠Candidate

2、:Supervisor:AcademicDegreeAppliedfor:Specialty:DateofSubmission:DateofOralExamination:University:LiUTa0Prof.LuJunMasterofEngineeringPatternRecognitionandIntelligentSystemsJan.6,2010Mar.12,2011HarbinEngineedngUniversityj,毫’?li’尸叶,●,■哈尔滨工程大学学位论文原创性声明本人郑重声明:本论文的所有工作,是在导师的指导下,由作者本人独立完成的。有关观点、方法、数据

3、和文献的引用已在文中指出,并与参考文献相对应。除文中已注明引用的内容外,本论文不包含任何其他个人或集体已经公开发表的作品成果。对本文的研究做出重要贡献的个人和集体,均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。作者(签字):刁叫涛日期:2.ol1年己月,3日学位论文授权使用声明本人完全了解学校保护知识产权的有关规定,即研究生在校攻读学位期间论文工作的知识产权属于哈尔滨工程大学。哈尔滨工程大学有权保留并向国家有关部门或机构送交论文的复印件。本人允许哈尔滨工程大学将论文的部分或全部内容编入有关数据库进行检索,可采用影印、缩印或扫描等复制手段保存和汇编本学位论文,可

4、以公布论文的全部内容。同时本人保证毕业后结合学位论文研究课题再撰写的论文一律注明作者第一署名单位为哈尔滨工程大学。涉密学位论文待解密后适用本声明。本论文(啦授予学位后即可口在授予学位12个月后口解密后)由哈尔滨工程大学送交有关部门进行保存、汇编等。作者(签字):南叫呜导师(签字):夕平日期:沙11年3月f3日u’年3N3日’鼍●LF鼾■IY●●√基于DSP和FPGA的高分辨率全景图像实时处理系统硬什设计摘要高分辨率全景图像实时处理系统能够一次获得水平方向360度、垂直方向180度范围高清晰的场景图像,越来越受到重视,得到越来越广泛的应用。传统的普通视频图像系统是基于低分辨率的普通传

5、感器,视场小,仅能观测到几十度的视场范围。全景视觉系统利用折反射全景成像,并通过高性能的图像处理系统得到清晰稳定的全景图像。这项技术已经应用到机器人导航、视频监控等众多领域。由于本系统使用高分辨率的CCD成像,图像分辨率和帧率都比较高,对于图像处理系统的要求也就越来越高,所以一般的通用处理器就很难满足高分辨率实时处理要求。本文对高分辨率全景图像的采集、缓存、解算以及显示输出的实时性问题进行了研究。由于系统要求高分辨率和高帧率,导致的数据传输速率非常高,以及必须给算法的解算预留足够时间的问题,所以本文对如何实现这种高分辨率多处理器并行处理机制和结构进行了分析。同时对于如何实现该系统,

6、进行了总体设计,并分别从功能需求、硬件总体结构的方案、软件结构的方案等方面进行了分析研究,并最终采用了高性能的DSP与FPGA组成多处理器并行系统。通过FPGA实现了图像数据的采集、缓存、显示以及各种控制逻辑功能;通过设计高效的64位SDRAM控制器完成了对缓存器的突发式读写控制;通过FPGA进行乒乓缓存操作为,整个系统提供高速缓存器,保证了DSP与FPGA协调的并行工作:由FPGA利用DSP的EMIF接口将已经存储的图像数据以DMA方式传送给DSP,DSP接收数据后完成各种算法的解算过程:而后DSP再通过EMIF接口把数据以DMA方式传送回FPGA;利用FPGA把数据写入到缓存去

7、器中,最后发送到显示器。进行了电路原理设计、PCB设计制作和调试,并对PCB可靠性进行了研究,通过对系统的软、硬件联合调试,系统达到高分辨率实时并行处理的要求。实验结果表明,本系统能够完成分辨率2048X2048、每秒15帧的CameraUlll【接口的全景图像的实时采集,缓存、解算以及以1024X768的分辨率进行实时显示。关键词:嵌入式;乒乓高速缓存;SDRAM控制器;CameraUlll【接口哈尔滨工程大学硕士学位论文■●

8、{qll:■●l÷‘基于DSP和FPG

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。