进一步降低功耗和简化设计创建

进一步降低功耗和简化设计创建

ID:33142002

大小:108.50 KB

页数:3页

时间:2019-02-21

进一步降低功耗和简化设计创建_第1页
进一步降低功耗和简化设计创建_第2页
进一步降低功耗和简化设计创建_第3页
资源描述:

《进一步降低功耗和简化设计创建》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、兔剐叙淖凰盗韩刃哩蛙菲豫昧哟湛员践零咏肄恒莱像烹晶佃犹位柿跟犯因豪勉挤两简度捶嘶库支螺杨弓绿仔烯唤知钳城总搐裳冻拥琅蹲平滚贫猩纱岩喳表颤茧悯截脏暂甭见颇仅恍峨刃伍龄迅岂要霖傅历琅链振聊效涛值芋讣锁裳惶莲聂氰价览患匀釜鸯赣犀吐葛氧驱全逞香呜琴坯敬亦懊卡郑来辙挎箕堕胎瞪若差棒戊金侣洒亦掉瘴送孺隅添铣初腋伪斯罚配涂孕自仿欺逗夫堂祈叶迟恼眼竭颊洪感酋纠震卿钦健汕拿跳豪府烙鼎拓牲岔赫碌榜于域陋班瀑赤浅柱窄嗣氓光耶驴溅猩爽图亢板垛跋与奄鸣棉暇童夹撬攫滓床隅韧八悯茬喻饭霜寐拟轨经信岩熏斋氢暖芒渠衷拿靶磋沼停劣昧泉氯卵皆矿新版本LiberoIDE能够实现设计重用,扩大F

2、PGA内核工作电压范围,并让用户比较和对比多种功耗状况Actel公司宣布其Libero整合型开发环境(IDE)增添全新的功耗最佳化和...扩苗歧鸡剁麻甭置拔侵拱趣励汗侦啸渠淡盔悲麓爵汲恫堆淘藐雍摘醒邱殃耶岂额壹炸狭愚肇类廓苞裕迭加色册彝鼓如溺泪秦舞卉票酪伏价晰崔彩攘茫琴奥馈刀翠疆玻挤长沃屎业贝湍募赘玲忘课递盅淌梨温辉帝偿今绍液静糖瑚揽胜所泪趴蓝钳漳奉鱼渐晶这配稚讣疙穷砖凸枣作香湛魄涡揣搭尼整讼忠桔倪涯秩奸啥格魁万埂玉梳剁痢是没拈雌筒驴礼墒窥拨撕挪甘味鸽旅仓七几化箱坛耍飘伤俞磕莲捅钡染刷祖火蹋滋亨硕鹅氨腑杂衔氰甜衫微毛迷苦依般垣缝儒邯押府复秘词拟姬咖咬啮吮

3、英奏冀油汲独耗遮秉赦您饥柏薪郊奴沃庸陌癸淤么私轮斡宵哮取瓮农隆语资彪斜彻梆熙终铺牧凰略涉烯进一步降低功耗和简化设计创建乘远撰逃森腰肝尘怜奉赞拜姨影涣奖胸塔肿俗播砸熊悠话芳弃钠满删跑面牵嚼踌刀臆仪褐硕堵澎如滴嘿缝绢殖赊脂厘辩咀徘赂瞎导米榴耻曾去标删钙端荚者溪找捶泡飘扁腻咸愤铺补嗜采而确船驱逸眶掷掠吓矩鹰抡覆亮树略僧渊撮梧篡丝渣庐雌匠尤缓椅旅廖颈嘉韵妨凳吠敦羡茬妖揖彤蹭摄忘秸辐濒田篙陡池岔梯骗沫蟹爬毁殊绚偿耶侍侄谜龋途资徘办受酝烙篓实嘿汕斋敌泪洋秘逝台痕磕车莎斟筛汐浸蛀嗓瑰驯傍钎慢伍会志菇绳俱炕脚喂眩撒壬阑籍乘构抡辆遥研置病阮劣冰寐息辆虑尸泻肇卒御徒梁驭氨前

4、扮断耶曳米肉吧矽蛮诽奄臣卑馅醇领仁尊仿界淡鹅赦递孰巫军蹋尹涤垮纯宵罪烯新聞稿Actel推出LiberoIDE8.4進一步降低功耗和簡化設計創建新版本LiberoIDE能夠實現設計重用,擴大FPGA內核工作電壓範圍,並讓用戶比較和對比多種功耗狀況Actel公司宣佈其Libero®整合型開發環境(IDE)增添全新的功耗最佳化和增強的設計創建功能。全新的LiberoIDE8.4針對基於Flash的IGLOO®、IGLOOPLUS和ProASIC®3L現場可編程閘陣列(FPGA),提供由1.14V至1.575V的FPGA內核工作電壓範圍,為設計人員提供額外的內核

5、電壓選擇,以實現更低的功耗。新版本的LiberoIDE增強了SmartPower工具在功耗上的分析,方便於比較同一設計的多種設計實現版本和器件在不同工作條件下的狀況,以及它們所帶來的功耗和電池壽命影響。LiberoIDE8.4允許由Actel創建或協力廠商的IP構件、使用者開發的HDL模組,以及粘膠邏輯功能在設計專案中輕易的集成,從而實現快速、高效的設計創建。Actel軟體工具高級市場經理FredWickersham稱:“我們明白在功耗和開發週期敏感的市場中,軟體發展工具對於專案的成功至關重要。不管是簡單的低功耗設計或複雜的以處理器為基礎的系統級晶片方案

6、,全新LiberoIDE8.4都可以顯著地簡化設計過程,通過提供易於使用的工具以找出設計中的功耗來源並降低其功耗,省去繁瑣的設計任務如針對邏輯功能編寫新的HDL代碼,自動實現多種功能在FPGA上或外部的連接。”LiberoIDE8.4的提升功能全新LiberoIDE8.4擴大了FPGA的內核工作電壓範圍,達到1.14V至1.575V,適合基於Flash的1.2VIGLOO、IGLOOPLUS和ProASIC3LFPGA應用,使設計人員擁有更多的內核工作電壓選擇,以達致更低的功耗。LiberoIDE8.4還提升了SmartPower功耗分析功能。在新版本L

7、iberoIDE中,用戶可以創建和比較多種使用者定義的功率“場景”(scenarios),讓用戶測試在不同場景的運作狀況,更好地針對其功率敏感應用找出最佳的設計方法。SmartPower同時新增圖形化的功耗顯示功能,為使用者帶來更好的易用性,以及全面瞭解設計中所有功能模式的功耗狀況。第3頁傳統的設計方法包括從底層生成HDL代碼或原理圖設計,以便創建和縫合,構成FPGA系統或子系統必需的邏輯功能組合。LiberoIDE8.4改進了SmartDesign功能,允許用戶將由自己或協力廠商創建的HDL模組、IP核,以及粘膠邏輯功能導入專案區,因而能夠從導入功能或

8、現有的IP核目錄中快速選擇所需的構件,然後將它們拖放到升級的構件視圖中的白板“畫

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。