eda技术复习题

《eda技术复习题》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、这是一份vhdl的复习题，考试题大多数都来自此处，一、EDA名词解释1、ASIC：专用集成电路(ApplicationSpecificIntegratedCircuits)2、EDA：电子设计自动化(ElectronicDesignAutomation)3、PROM：可编程只读存储器(ProgrammableReadMemory)4、IP：知识产权核（IntellectualProperty）5、SOC：片上系统（SystemOnChip）6、VHDL：超高速集成电路硬件描述语言（VHSICHardwareDescriptionLanguage）。7、RTL：寄存器传输级(Regis

2、terTransportLevel)8、SOPC：可编程片上系统（SystemOnProgrammableChip）9、PLD：可编程逻辑器件(ProgrammableLogicArray)10、GAL：通用阵列逻辑（GeniricArrayLogic）11、FPGA：现场可编程门阵列(FieldProgrammableGateArray)12、CPLD：复杂可编程逻辑器件(ComplexProgrammableLogicDevice)27一、简答题1、简述VHDL程序的基本结构。库、程序包、实体、结构体、配置2、子程序分为那两类，其结构为什么。子程序有两种类型，即过程(PROCED

3、URE)和函数(FUNCTION)。FUNCTION函数名（参数表）RETURN数据类型--函数首FUNCTION函数名（参数表）RETURN数据类型IS--函数体[说明部分]BEGIN顺序语句;ENDFUNCTION函数名;PROCEDURE过程名(参数表)--过程首PROCEDURE过程名(参数表)IS--过程体[说明部分]BIGIN顺序语句;ENDPROCEDURE过程名;3、信号与变量的赋值有何区别？。信号延时赋值，变量立即赋值；信号的代入使用<=，变量的代入使用:=；信号在实际的硬件当中有对应的连线，变量没有4、可编程器件分为哪些类？答：一类是集成度较低的，早期出现的PRO

4、M、PLD、PAL、GAL，可用的逻辑门数大约在500门以下，称为简单PLD。另一类是芯片集成度较高的，如现在大量使用的CPLD和FPGA器件，称为复杂PLD。5、CASE语句使用当中的注意事项。(1)条件句中的选择值必在表达式的取值范围内。(2)除非所有条件句中的选择值能完整覆盖CASE语句中表达式的取值，否则最末一个条件句中的选择必须用"OTHERS”表示，它代表己给的所有条件句中未能列出的其它可能的取值。关键词OTHERS只能出现一次，目只能作为最后一种条件取值。使用OTHERS的目的是为了使条件句中的所有选择值能涵盖表达式的所有取值，以免综合器会插入不必要的锁存器。这一点对于

5、定义为STD_LOGIC和STD_LOGIC_VECTOR数据类型的值尤为重要，因为这些数据对象的取值除了1和0以外，还可能有其它的取值，如高阻态Z、不定态X等。(3)CASE语句中每一条件句的选择值只能出现一次，不能有相同选择值的条件语句出现。27(4)CASE语句执行中必须选中，目只能选中所列条件语句中的一条。这表明CASE语句中至少要包含一个条件语句。1、赋值语句分哪些类，分别写出一句赋值语句。信号赋值语句，S<=变量赋值语句，V≔2、数据对象有哪些种，分别写出定义这些数据对象的一般表述格式。Constant（常量）在程序中不可以被赋值Variable（变量）在程序中可以被赋值

6、(用“:=”)，赋值后立即变化为新值。Signal（信号）在程序中可以被赋值(用“<=”)，但不立即更新，当进程挂起后，才开始更新。3、简述进程语句的使用要点？[进程名:]process[（触发信号列表）][定义语句；]begin[串行处理语句sequentialstatement；]endprocessPROCESS...ENDPROCESS4、写出VHDL常用的顺序语句的名称。赋值语句流程控制语句等待语句子程序调用语句返回语句空操作语句5、VHDL语言中的逻辑操作符有那些？逻辑运算符AND、OR、NAND、NOR、XOR、XNOR及NOT6、使用原理图输入设计功能的优势何优点？与

7、传统的数字电路实验相比，Quartus提供原理图设计功能具有不可比拟的优势和先进性：设计者不必具备许多诸如编程技术、硬件描述语言等知识就能迅速设计入门，完成大规模的电路系统设计能进行任意层次的数字系统设计（传统的数字电路实验只能完成单一层次的设计）；能对系统中的任一层次，或任一元件的功能进行精确的时序仿真通过时序仿真，能迅速定位电路系统的错误所在，并随时纠正。27能对设计方案进行随时更改，并储存设计工程中所有电路和测试文件入档；通过编译和下载，能在FPGA