基于fpga+dsp的数字中频收发机的设计

《基于fpga+dsp的数字中频收发机的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于FPGA+DSP的数字中频收发机的设计　　摘要：基于数字下/上变频的原理，以FPGA+DSP为核心提出了一种高性能数字中频收发机的实现方案。首先阐述了直接数字下变频和数字上变频的实现原理，提出了延时校正滤波器的设计方法和滤波系数。之后探讨了模数转换器采样电路、数字下/上变频的FPGA设计逻辑、DSP数据读写和处理流程、数模转换器转换及滤波电路的实现方法。最后对实际系统进行了回环测试，测试结果表明该系统具有良好的实时性。　　关键词：数字中频收发机；FPGA+DSP；数字下变频；数字上变频　　中图分类号：T

2、N85?34文献标识码：A文章编号：1004?373X（2016）15?0078?03　　Abstract：Onthebasisofthetheoriesofdigitaldown?conversion（DDC）anddigitalup?conversion（DUC），ahigh?performancedigitalintermediatefrequency（IF）transceiverisproposed，whichtakesFPGA+DSPasthecore.Theimplementationtheor

3、iesofdirectDDCandDUCareexpounded，andthedesignmethodandfilteringcoefficientofthedelayedcorrectingfilterareputforward.AndthentheimplementationmethodsofADCsamplingcircuit，FPGAdesignlogicofDDC/DUC，DSPdataread?writeandprocessingflow，DACconversioncircuitandfilte

4、ringcircuitarediscussed.Theactualsystemwastestedwithloopbackmode.Thetest8resultsprovethatthesystemhasgoodreal?timeperformance.　　Keywords：digitalIFtransceiver；FPGA+DSP；DDC；DUC　　0引言　　目前，无线电通信领域存在着多种通信体系并存的现象，并且各种标准竞争激烈，频率资源紧张[1]。未来的无线通信设备需要充分利用频率资源，将多种无线通信系统

5、融合到一起，适应各种标准，从而实现多频段多模式，而数字中频技术为解决这些问题提供了有效的方法。　　数字中频技术能够在同一硬件平台上通过重新配置软件实现对不同体制和模式的通信数据的处理，具有很好的通用性和灵活性，并使系统更易于互联和升级，而软件无线电为数字中频的实现提供了一种思路。　　软件无线电是基于通用的硬件平台，用软件实现无线通信的一门技术，由于其具有很强的开放性和可重构性，从而在无线通信领域得到了广泛的应用[2]。理想情况下，软件无线电要求ADC，DAC等器件直接工作在射频频段，目前，受成本和技术条件的

6、限制，在设计收发机时一般采用两级混频结构[3]：射频频段的混频在模拟域实现，中频频段的混频在数字域实现。本文针对中频信号的数字域处理，基于FPGA+DSP提出了一种高性能数字中频收发机的方案。　　1理论分析　　数字中频模块的主要功能是实现数字信号在基带和中频之间的转换；同时为了减轻DSP的处理压力，数字中频处理还起到了采样率转换的作用。与传统的模拟收发机相比，数字中频收发机主要有以下几方面的优点：　　（1）8减少了模拟电路的非线性失真、增益变化、温漂和直流漂移等影响；　　（2）体积小、重量轻，便于生产和调试

7、；　　（3）采用数字混频实现正交解调，几乎可以做到绝对正交，并避免了模拟混频产生的寄生信号和交调失真；　　（4）参数配置灵活，数据能灵活处理和长期保存。　　其中，数字中频模块由数字下变频器和数字上变频器两部分构成，数字下/上变频的实现方案如图1所示。　　1.1直接数字下变频　　数字下变频的主要目的是经过数字混频将A/D转换输出中频信号搬移至基带，然后通过抽取、滤波完成信道提取任务。　　1.2I，Q两路基带信号延时校正滤波　　本文讨论的数字中频收发机的中频[f0=]120MHz，带宽[B=]40MHz。取[m

8、=1，]则采样频率[fs=]160MHz。在设计延时校正滤波器时，首先基于Parks?McClellan准则[5]设计了归一化通带截止频率[π8、]阻带截止频率[π4、]通带起伏0.1dB、阻带衰减60dB的48阶FIR原型滤波器，再抽取成4组多相分支滤波器。由于第1，3组分支滤波器具有线性相位，而且群延迟分别为5和5.5个时钟周期，因此将第3，1组系数分别用作I，Q两路的延时校正滤波。I，Q两路的滤波系数如表1