pcb设计流程简述

《pcb设计流程简述》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、PCB设计流程简述一般PCB基本设计流程如下：前期准备、PCB结构设计、PCB布局、布线、布线优化和丝印、网络和DRC检查和结构检查、制版。一.前期准备这包括准备元件库和原理图。“工欲善其事，必先利其器”，要做出一块好的板子，除了要设计好原理之外，还要画得好。在进行PCB设计之前，首先要准备好原理图SCH的元件库和PCB的元件库。元件库可以用peotel自带的库，但一般情况下很难找到合适的，最好是自己根据所选器件的标准尺寸资料自己做元件库。原则上先做PCB的元件库，再做SCH的元件库。PCB的元件库要求较高，它直接影响板子的安装；SCH的

2、元件库要求相对比较松,只要注意定义好管脚属性和与PCB元件的对应关系就行。注意标准库中的隐藏管脚。之后就是原理图的设计，做好后就准备开始做PCB设计了。二.PCB结构设计PCB设计屮首先考虑外形尺寸，这是PCB最终装配的尺寸。与PCB安装壳体进行尺寸核实后确定PCB板的外轮廓尺寸，在CAD中将外轮廓尺寸画好后导入PCB图纸中，这一步根据己经确定的电路板尺寸和各项机械定位，按定位要求放置所需的接插件、按键/开关、螺丝孔、装配孔等等。其次要考虑禁止布线尺寸，改尺寸影响到器件安装和绝缘耐压问题，要预留足够的空间用于测试调整。充分考虑和确定布线区

3、域和非布线区域（如螺丝孔周围多大范圉属于非布线区域）。最后考虑异形板尺寸，尽可能使用规则外形，有利于拼板降低生产成本，减少材料浪费。三.PCB布局布局说白了就是在板子上放器件。这时如果前面讲到的准备工作都做好的话，就可以在原理图上生成网络表（DesignJCreateNetlist）,之后在PCB图上导入网络表（DesignJLoadNets）。就看见器件哗啦啦的全堆上去了，各管脚之间述有飞线提示连接。然后就可以对器件布局了。一般布局按如卞原则进行：1.按电气性能合理分区，一般分为：数字电路区（即怕干扰、又产生干扰）、模拟电路区（怕干扰）

4、、功率驱动区（干扰源）；2.完成同一功能的电路，应尽量靠近放置，并调整各元器件以保证连线最为简洁；同时，调整各功能块间的相对位置使功能块间的连线最简洁；3.对于质量大的元器件应考虑安装位置和安装强度；发热元件应与温度皱感元件分开放置,必要时还应考虑热对流措施；4.I/O驱动器件尽量靠近印刷板的边、靠近引出接插件；5.时钟产生器（如：晶振或钟振）要尽量靠近用到该时钟的器件；6.在每个集成电路的电源输入脚和地之间，需加一个去耦电容（一般采用高频性能好的独石电容）；电路板空间较密时，也可在几个集成电路周圉加一个铠电容。7.继电器线圈处要加放电二

5、极管（1N4148即可）；8.布局要求要均衡，疏密有序，不能头重脚轻或一头沉——需要特别注意，在放置元器时，一定要考虑元器件的实际尺寸大小（所占面积和高度）、元器件之间的相对位置，以保证电路板的电气性能和生产安装的可行性和便利性同时，应该在保证上面原则能够体现的前提下，适当修改器件的摆放，使之整齐美观，如同样的器件要摆放整齐、方向一致，不能摆得“错落有致”。这个步骤关系到板子整体形象和下一步布线的难易程度，所以一点要花大力气去考虑。布局时，对不太肯定的地方可以先作初步布线，充分考虑。一.布线二…信布线是整个PCB设计中最重要的工序。这将

6、直接影响着PCB板的性能好坏。在PCB的设计过程中，布线一般有这么三种境界的划分：首先是布通，这时PCB设计时的最基本的要求。如果线路都没布通，搞得到处是飞线，那将是一块不合格的板子，可以说还没入门。其次是电气性能的满足。这是衡量一块印刷电路板是否合格的标准。这是在布通Z后，认真调整布线，使其能达到最佳的电气性能。接着是美观。假如你的布线布通了，也没有什么影响电气性能的地方，但是一眼看过去杂乱无章的，加上五彩缤纷、花花绿绿的，那就算你的电气性能怎么好，在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。布线要整齐划一，不能纵横交错毫无

7、章法。这些都要在保证电气性能和满足其他个别要求的情况下实现，否则就是舍本逐末了。1.布线时主要原则①.一般情况下，首先应对电源线和地线进行布线，以保证电路板的电气性能。在条件允许的范围内，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线〉电源线＞信号线，通常信号线宽为：0.2〜0.3mm,最细宽度可达0.05〜0.07mm,电源线一般为1.2〜2.5mn）o对数字电路的PCB可用宽的地导线组成一个回路，即构成一个地网来使用（模拟电路的地则不能这样使用）②.预先对要求比较严格的线（如高频线）进行布线，输入端与输出端的边线应避

8、免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。③.振荡器外壳接地，时钟线要尽量短，且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分