基于dsp和cpld技术的多路adc系统的设计与实现

基于dsp和cpld技术的多路adc系统的设计与实现

ID:28053972

大小:224.82 KB

页数:5页

时间:2018-12-07

基于dsp和cpld技术的多路adc系统的设计与实现_第1页
基于dsp和cpld技术的多路adc系统的设计与实现_第2页
基于dsp和cpld技术的多路adc系统的设计与实现_第3页
基于dsp和cpld技术的多路adc系统的设计与实现_第4页
基于dsp和cpld技术的多路adc系统的设计与实现_第5页
资源描述:

《基于dsp和cpld技术的多路adc系统的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于DSP和CPLD技术的多路ADC系统的设计与实现摘要:介绍了基于DSP和CPLD技术,高精度多通道的ADC系统的设计与实现方案,利用简单的硬件电路和软件编程,采用DSP和CPLD相结合的方法,动态地设置采样通道,控制模数转换器MAX1162的数据采样及传输。关键词:DSP;CPLD;模数转换引言1逍着现代电子技术的应用和发展,数字信号处理的内容口益复杂,而ADC是实现从模拟到数字转换的一个必然过程。针对这种情况,利用数字信号处理器和可编程逻辑器件提出了多路ADC系统的设计方法,实现了对动态多路模拟输入信号的采样传输以及处理,简化

2、了电路设计,可编程逻辑器件使得系统的通用性和可移楨性得到良好的扩展。系统框图如图1所示。系统硬件设计本设计所采用的ADC器件是MAXIM公司的生产的低功耗16位模数转换器(ADC)MAX1162。MAXI162采用逐次逼近型ADC结构,具有自动关断、1.1us快速唤醒和兼容于SPI/QSPI/MICROWIRE的高速接口,采用+5V单模拟电源,并且具有独立的数字电源引脚,允许芯片直接和+2.7〜+5.25V的数字逻辑接口。REF引脚接外部参考电压,用于设定模拟输入电压范围,与模拟地之间连接•一个4.7nF的电解电容;AVDD引脚是+

3、5V电源供应输入端,与模拟地之间接一个0.1uF的电容;AGND是模拟地;CS是片选输入,低有效。当为高时,系统处于断电模式,由高变低时,激活系统到正常运行模式,同时初始化一次转换。本系统选择作为AD的使能信号;SCLK是串行时钟输入,驱动模数转换进程;DOUT是串行数据输出,数据状态在SCLK的下降沿改变;DGND是数字地;DVDD是数字电压供应,与数字地之间接一个0.1uF的电容;AIN是模拟信号输入端。该ADC系统的中央控制单元采用TT(德州仪器)公司的浮点数字信号处理器TMS320VC33-150,TMS320VC33的地址

4、总线为24位,程序寻址范围可达16M,数据总线为32位,内部具有34KX32bit的SRAM,可根据需要映射在程序或数据空间,拥有一路申行口,可以构成传输8、16、24、32位的数据,其传输模式可以设置为突发模式或者是连续模式。两个32位的通用定时器,能够用来按照规定的时间间隔与芯片内部通信或者是和外本系统考虑到主要应用在ADC屮,所以就直接采用TMS320VC33的数据总线和地址总线,没有再附加额外的电路,使得ADC的采样速度和转换精度得到良好的保证。同时还利用了1NT2和XF0引脚,作为DSP接收数据的中断信号和ADC的使能信号

5、。INT2是外部中断引脚,由外部的数据输入触发中断;XR)即外部标志输出引脚,受软件控制,可以用來向外部器件发送信号,该引脚的状态由I/O标志寄存器决定,I0F=0X22,即置XFO为通用R的输出引脚,同时该引脚输出0;若I0F=0X26,则置XF0为通用A的输出引脚,同时该引脚输出为1。本系统利用软件指令对XFO进行置高置低,控制ADC的启动转换和停止。EMP7512AE基于EEPROM技术,采用多电压I/O接口技术,系统内核供应电压为3.3V,而I/O引脚与2.5V、3.3V、5.0V逻辑电平相互兼容。£?1117512久£有1

6、0000个可用门、512个宏单元、32个逻辑阵列块和212个用户可用I/O引脚。CPLD在系统中的主要功能是:给ADC转换提供时钟信号,控制ADC转换的使能和复位,由于采用的ADC芯片是串行输出的,CPLD还实现对串行数据的输入转为并行数据的输出,然后直接和TMS320VC33的数据总线相连接。同时CPLD产生脉冲信号,在ADC转换完成后,数据暂存在CPLD屮,该脉冲向CPU申请中断,提示有数据需要接收。另外,CPLD的一个关键作用就是,实现路数的动态选择,目前设计的该系统最多路数为8路。CPLD和DSP及AD芯片的具体硬件连接图如

7、图2所示。OW5UAX-•sssssssssssss••14-u.u十叶cxrax系统软件设计在软件设计中,通过CPLD程序对ADC转换进行动态控制,选通模拟信号输入端,对ADC进行使能,按照图3所示的转换时序图完成对MAX1162的数据采样及传输。下面给出VHDL语言的主要程序部分。BEGINADCS<=SYNTHESIZEDJVIRE_12;ADA〈=SYNTHESIZED_WIRE_2;GDFX_TEMP_STGNAL_1<=(L&L&H&H&H&L);GDFX_TEMP_SIGNAL_O<=(II&L&II&II&L);U1

8、:lpm_bustri_0——三态总线缓冲器,允许采样的数据输出到DSP的数据总线上PORTMAP(enabledt=>DRD,data=>ADO,tridata=>D);U2:lpm_countcr_l——计数器,把数据总线宽度改为

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。