《数字钟的设计》word版

《《数字钟的设计》word版》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、武汉理工大学《EDA》课程设计说明书课程设计任务书学生姓名：专业班级：指导教师：工作单位：信息工程学院题目:数字钟设计目的：1、掌握在QuartusⅡ软件的使用方法，并能熟练的在QuartusⅡ环境中运用VHDL语言完成一些简单程序的设计；2、掌握数字钟的主要功能与在FPGA中的实现方法。要求完成的主要任务:1、课程设计工作量：1周。2、技术要求：（1）设计一个6位LED动态扫描显示的数字钟，根据一个控制键能选择显示时、分、秒或年、月、日；（2）通过拨码开关可以进行时、分、年、月、日的调整，可以实现翻屏；3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰

2、写设计报告书。全文用A4纸打印，图纸应符合绘图规范。时间安排：1、2015年6月11日集中，作课设具体实施计划与课程设计报告格式的要求说明。2、2012年6月12日至2012年6月15日查阅相关资料，学习电路的工作原理。3、2012年6月17日至2012年6月19日，方案选择和电路设计。4、2012年6月20日至2012年6月21日，电路调试和设计说明书撰写。5、2011年6月22日上交课程设计成果及报告，同时进行答辩。指导教师签名：年月日系主任（或责任教师）签名：年月1武汉理工大学《EDA》课程设计说明书日目录摘要IAbstractII1绪论12设计内容及要求12.1

3、设计目的及主要任务12.1.1设计目的12.1.2设计任务及要求12.2设计思想23数字钟的设计43.1设计原理与方法43.2单元模块设计43.2.1分频计模块设计43.2.2消抖电路模块设计53.2.3计数器模块设计53.2.4闹钟及蜂鸣器设计73.2.5多路复用器模块设计83.2.6八段译码模块设计83.3数字钟设计总原理图84编译报告84.1设计原理与方法85电路仿真与硬件调试95.1电路仿真95.2硬件调试106总结与心得体会10参考文献11附录121武汉理工大学《EDA》课程设计说明书摘要EDA是电子设计自动化（ElectronicDesignAutomati

4、on）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方

5、法、设计过程和设计观念，促进了EDA技术的迅速发展。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。本设计是通过QuartusⅡ软件、VHDL语言编程及FPGA芯片来实现常见的数字钟，该数字钟可以根据一个控制键能选择显示时、分、秒或年、月、日。本设计中用8位LED数码管显示时、分和秒，年、月、日，同时可以通过按键调整时

6、、分、及对秒进行清零。关键词：QuartusⅡ；VHDL；数字钟；22武汉理工大学《EDA》课程设计说明书1绪论FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据

7、不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。本设计是通过对数字钟个组要组成部分的VHDL源程序编程和顶层文件的生成来实现的。在本设计中数字钟的主要组成部分有