数字清华阎石第8章

《数字清华阎石第8章》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、《数字电子技术基础》（第五版）教学课件清华大学阎石王红联系地址：清华大学自动化系邮政编码：100084电子信箱：wang_hong@tsinghua.edu.cn联系电话：(010)62792973第八章可编程逻辑器件第八章可编程逻辑器件（PLD,ProgrammableLogicDevice）8.1概述一、PLD的基本特点1.数字集成电路从功能上有分为通用型、专用型两大类2.PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的数字系统二、PLD的发展和分类PROM是最早的PLDPAL可编程逻辑阵列FPLA现场可编程阵列逻辑GA

2、L通用阵列逻辑EPLD可擦除的可编程逻辑器件FPGA现场可编程门阵列ISP-PLD在系统可编程的PLD三、LSI中用的逻辑图符号8.2现场可编程逻辑阵列FPLA组合电路和时序电路结构的通用形式A0~An-1W0W(2n-1)D0Dm8.2FPLA组合电路和时序电路结构的通用形式8.3PAL（ProgrammableArrayLogic）8.3.1PAL的基本电路结构一、基本结构形式可编程“与”阵列+固定“或”阵列+输出电路最简单的形式为：二、编程单元出厂时，所有的交叉点均有熔丝8.3.2PAL的输出电路结构和反馈形式一.专用输出结构用途：产生组合逻辑电路二.

3、可编程输入/输出结构用途：组合逻辑电路，有三态控制可实现总线连接可将输出作输入用三.寄存器输出结构用途：产生时序逻辑电路四.异或输出结构时序逻辑电路还可便于对“与-或”输出求反五.运算反馈结构时序逻辑电路可产生A、B的十六种算术、逻辑运算8.3.3PAL的应用举例8.4通用逻辑阵列GAL8.4.1电路结构形式可编程“与”阵列+固定“或”阵列+可编程输出电路OLMC编程单元采用E2CMOS可改写GAL16V88.4.2OLMC数据选择器8.4.3GAL的输入和输出特性GAL是一种较为理想的高输入阻抗器件GAL输出缓冲级8.5可擦除的可编程逻辑阵列EPLD一、结

4、构特点相当于“与-或”阵列（PAL）+OLMC二、采用EPROM工艺集成度提高8.7现场可编程门阵列FPGA一、基本结构1.IOB2.CLB3.互连资源4.SRAM1.IOB可以设置为输入/输出；输入时可设置为：同步（经触发器）异步（不经触发器）2.CLB本身包含了组合电路和触发器，可构成小的时序电路将许多CLB组合起来，可形成大系统3.互连资源4.SRAM分布式每一位触发器控制一个编程点二、编程数据的装载数据可先放在EPROM或PC机中通电后，自行启动FPGA内部的一个时序控制逻辑电路，将在EPROM中存放的数据读入FPGA的SRAM中“装载”结束后，进

5、入编程设定的工作状态！！每次停电后，SRAM中数据消失下次工作仍需重新装载8.8在系统可编程通用数字开关（ispGDS）ispGDS22的结构框图8.9PLD的编程以上各种PLD均需离线进行编程操作，使用开发系统一、开发系统硬件：计算机+编程器软件：开发环境（软件平台）VHDL,Verilog真值表，方程式，电路逻辑图（Schematic）状态转换图（FSM）二、步骤抽象（系统设计采用Top-Down的设计方法）选定PLD选定开发系统编写源程序（或输入文件）调试，运行仿真，产生下载文件下载测试isp器件的编程接口（Lattice）开发环境使用ispPLD的优

6、点：*不再需要专用编程器*为硬件的软件化提供可能*为实现硬件的远程构建提供可能