ch7_序向逻辑与正反器设计

ch7_序向逻辑与正反器设计

ID:20133031

大小:1.16 MB

页数:26页

时间:2018-10-08

ch7_序向逻辑与正反器设计_第1页
ch7_序向逻辑与正反器设计_第2页
ch7_序向逻辑与正反器设计_第3页
ch7_序向逻辑与正反器设计_第4页
ch7_序向逻辑与正反器设计_第5页
资源描述:

《ch7_序向逻辑与正反器设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、1序向邏輯與正反器設計第七章儒林圖書公司TB061VHDL數位電路設計實務教本使用QuartusIIProcess敘述和If_then_else2標記名稱:Process(SensitivityList)beginProcess主體敘述EndProcess標記名稱;If(條件1)Then指令敘述;Elsif(條件2)Then指令敘述;:Else指令敘述;EndIf;If_Then_Else比較指令Process敘述if_then_else敘述-D型正反器3CLKDQ(t+1)0XQ(t)1XQ(t)↑11↑00LIBRARYIEEE;USEIEEE.STD_LO

2、GIC_1164.ALL;ENTITYdff_visPORT(CLK,D:INSTD_LOGIC;Q:OUTSTD_LOGIC);ENDdff_v;ARCHITECTUREaOFdff_vISBEGINPROCESS(CLK)BEGINIFCLK'eventANDCLK='1'THENQ<=D;ENDIF;ENDPROCESS;ENDa;clkeventif_then_else敘述-AND閘的模擬4ABClibraryIEEE;useIEEE.std_logic_1164.all;entityAND2_vhdlisport(X:inSTD_LOGIC;C:out

3、STD_LOGIC);endAND2_vhdl;architectureaofAND2_vhdlisbeginprocess(X)beginifX=“11”thenC<=‘1';elsifC<='0';endif;endprocess;enda;--definetheprocesssection--thesensitivitylistif_then_else敘述-半加法器設計5輸入輸出xycarrysum0000010110011110libraryIEEE;useIEEE.std_logic_1164.all;entityhalfadd_vhdlisport(

4、x,y:inSTD_LOGIC;sum,carry:outSTD_LOGIC);endhalfadd_vhdl;architectureaofhalfadd_vhdlisbeginprocess(x,y)beginif(x='0')and(y='0')thencarry<='0';sum<='0';elsif(x='0')and(y='1')thencarry<='0';sum<='1';elsif(x='1')and(y='0')thencarry<='0';sum<='1';elsif(x='1')and(y='1')thencarry<='1';sum<=

5、'0';endif;endprocess;enda;if_then_else敘述-四對一多工器6方法一:單層的IF-Then-else敘述LibraryIEEE;Useieee.std_logic_1164.all;EntityMUX41ISPORT(A,B,C,D:INstd_logic;S:INstd_logic_vector(1downto0);X:OUTstd_logic);ENDMUX41;ArchitectureAofMUX41ISBEGINPROCESS(s,a,b,c,d)BEGINif(s="00")thenX<=a;elsif(s="01")

6、thenX<=b;elsif(s="10")thenX<=c;elseX<=d;endif;ENDPROCESS;ENDa;if_then_else敘述-四對一多工器7方法二:三層巢狀的IF-Then-else敘述LibraryIEEE;Useieee.std_logic_1164.all;EntityMUX41bISPORT(A,B,C,D:INstd_logic;S:INstd_logic_vector(1downto0);X:OUTstd_logic);ENDMUX41b;ArchitectureAofMUX41bISBEGINROCESS(s,a,b,c

7、,d)BEGINif(s="00")thenX<=a;elseif(s="01")thenX<=b;elseif(s="10")thenX<=c;elseX<=d;endif;endif;endif;ENDPROCESS;ENDa;if_then_else敘述-三態緩衝閘8libraryIEEE;useIEEE.std_logic_1164.all;entitytri_gateisport(oe,X:instd_logic;Y:outstd_logic);endtri_gate;architectureaoftri_gateisbeginprocess(oe,X

8、)beginifoe='

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。