数字电路实验讲义

《数字电路实验讲义》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、数字电路实验讲义课题：实验一门电路逻辑功能及测试课型：验证性实验教学目标：熟悉门电路逻辑功能，熟悉数字电路实验箱及示波器使用方法重点：熟悉门电路逻辑功能。难点：用与非门组成其它门电路教学手段、方法：演示及讲授实验仪器：1、示波器；2、实验用元器件74LS00二输入端四与非门2片74LS20四输入端双与非门1片74LS86二输入端四异或门1片74LS04六反相器1片实验内容：1、测试门电路逻辑功能（1）选用双四输入与非门74LS20一只，插入面包板（注意集成电路应摆正放平），按图1.1接线，输入端接S1～S4(实验箱左下角的逻辑电平开关的输

2、出插口)，输出端接实验箱上方的LED电平指示二极管输入插口D1～D8中的任意一个。（2）将逻辑电平开关按表1.1状态转换，测出输出逻辑状态值及电压值填表。2、逻辑电路的逻辑关系（1）用74LS00双输入四与非门电路，按图1.2、图1.3接线，将输入输出逻辑关系分别填入表1.2，表1.3中。（2）写出两个电路的逻辑表达式。3、利用与非门控制输出用一片74LS00按图1.4接线。S分别接高、低电平开关，用示波器观察S对输出脉冲的控制作用。4、用与非门组成其它门电路并测试验证。（1）组成或非门：用一片二输入端四与非门组成或非门，画出电路图，测试

3、并填表1.4。（2）组成异或门：①将异或门表达式转化为与非门表达式；②画出逻辑电路图；③测试并填表1.5。5、异或门逻辑功能测试（1）选二输入四异或门电路74LS86，按图1.5接线，输入端1、2、4、5接电平开关输出插口，输出端A、B、Y接电平显示发光二极管。（2）将电平开关按表1.6的状态转换，将结果填入表中。6、逻辑门传输延迟时间的测量用六反相器74LS04逻辑电路按图1.6接线，输入200Hz连续脉冲（实验箱脉冲源），将输入脉冲和输出脉冲分别接入双踪示波器Y1、Y2轴，观察输入、输出相位差。实验报告1、按步骤要求填表并画逻辑图2、

4、回答问题：（1）怎样判断门电路逻辑功能是否正常？（2）与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？（3）异或门又称可控反相门，为什么？课题：实验二组合逻辑电路(2学时)课型：验证性实验教学目标：1、掌握组合逻辑电路的功能测试。2、验证半加器和全加器的逻辑功能3、学会二进制数的运算规律重点：掌握组合逻辑电路的功能测试难点：测试用异或、与或和非门组成的全加器的逻辑功能教学手段、方法：讲授及演示实验仪器：74LS00二输入端四与非门3片74LS86二输入端四异或门1片74LS54四组输入与或非们1片实验内容1

5、、组合逻辑电路功能测试⑴用2片74LS00组成图3.1所示逻辑电路。为了便于接线和检查，按图中注明的芯片编号及引脚对应的标号接线。⑵图中A、B、C接电平开关，Y1、Y2接发光管电平显示。⑶按表3.1要求，改变A、B、C的状态填表并写出Y1、Y2的逻辑表达式。⑷比较逻辑表达式运算结果与实验是否一致。2、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图3.2。⑴在实验箱上用异或门和与非门接成以上电路。A、B接电平开

6、关S、Y、Z接电平显示。⑵按表3.2要求改变A、B状态，将实验结果填表。3、测试全加器的逻辑功能。⑴写出图3.3电路的逻辑表达式；⑵根据逻辑表达式列出真值表；⑶根据真值表画出函数Si、Ci的卡诺图。⑷填写表3.3各点状态。⑸按照原理图选择与非门，接线进行测试。将结果记录在表3.4中，并与表3.3数据进行比较，看逻辑功能是否一致。4、测试用异或、与或和非门组成的全加器的逻辑功能⑴画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。⑵用上述三块逻辑电路器件按自己画出接线图。接线时注意与或非门中不用的与门输入端接地。⑶输入端Ai

7、、Bi、Ci-1接电平开关输出插口（Si），输出端接电平显示发光二极管（Di）并将逻辑状态填入表3.5。实验报告1、整理实验数据、图表并对实验结果进行分析讨论。2、总结组合逻辑电路的分析方法。课题触发器（一）R-S,D,J-K(2学时)课型：验证性实验教学目标：1、熟悉并掌握R-S,D,J-K触发器的构成，工作原理和功能测试方法。2、学会正确使用触发器集成芯片。3、了解不同逻辑功能FF相互转换的方法。重点：掌握R-S,D,J-K触发器的构成，工作原理和功能测试方法难点：触发器功能转换教学手段、方法：讲授及演示实验仪器：1、双踪示波器2、实

8、验用元器件74LS00二输入端四与非门1片74LS74双D型触发器1片74LS112双J-K触发器1片实验内容：1、基本R-SFF功能测试将两个TTL与非门首尾相接构成基本R-SFF电路如图4