带arm核的双cpu数字信号处理器 5470

带arm核的双cpu数字信号处理器 5470

ID:16001129

大小:41.50 KB

页数:18页

时间:2018-08-07

带arm核的双cpu数字信号处理器 5470_第1页
带arm核的双cpu数字信号处理器 5470_第2页
带arm核的双cpu数字信号处理器 5470_第3页
带arm核的双cpu数字信号处理器 5470_第4页
带arm核的双cpu数字信号处理器 5470_第5页
资源描述:

《带arm核的双cpu数字信号处理器 5470》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、带ARM核的双CPU数字信号处理器5470发信人:zijinzx(优柔寡断的天平座的代表),信区:Signal标题:带ARM核的双CPU数字信号处理器发信站:华南网木棉站(MonMar1722:37:342003),转信带ARM核的双CPU数字信号处理器北京理工大学徐英慧马忠梅引言TMS320VC5470(简称5470)是集成了基于TMS320C54x体系结构的DSP子系统和基于ARM7TDMI核的RISC微控制器子系统的双CPU定点数字信号处理器。它与以前的器件相比,提高了速度、减低了功耗,并且在很大程度上提高了编程灵活性,有利于对产品的软硬件升级,用于实现具有

2、特殊功能的产品。通过合理安排软硬件资源,还可以节省投资,加速上市时间。特性*集成了1个TMS320C54x体系结构的DSP和1个ARM7TDMIRISKMCU的双CPU处理器;*带有72Kx16位集成SRAM的16位低功耗DSP,速度可高达100MHz;*用于DSP和MCU子系统的现进电源管理和低功耗模式;*集成的DSP子系统外围,包括2个高速的全双工多通道缓冲串口McBSPs,使DSP核可以与编码器(CODEC)直接接口;具有6个独立通道的DMA控制器;ARM端接口(portinterface)为MCU子系统和DSP子系统的CPU之间进行有效的信息交换提供了2K

3、x16位的共享存储器接口;外存储器接口EMIF(ExternalMemoryInterface);可以将外部总线周期扩展到14个机器周期的软件可编程等待状态发生器;一个用于控制功能的软件可编程的硬件定时器;可编程的锁相环PLL时钟发生器。*带有16K字节集成SRAM和仿真性能增强型的ARM7TDMIRISC微控制器核,使运行速度可高达47.5MHz;*集成的MCU子系统外围,包括通用异步收发器UART、支持SIR协议的UART/IrDA接口、串行外围接口SPI、36个通用I/O引脚、I2C接口、2个通用定时器、1个看门狗定时器、中断处理器,支持Flash/SRAM

4、/SDRAM/ROM的外部存储器接口、对MCU外围灵活的时钟管理、可编程的锁相环时钟发生器。*基于片上扫描的仿真逻辑,DSP和MCU核的IEEE标准1149.1+(JTAG)边界扫描逻辑;*支持DSP和MCU核的基于扫描的仿真。DSP子系统功能介绍DSP子系统是基于TMS320C54x、片上存储器和外围的,并且与其它的C54x产品代码兼容。DSP子系统包括DSPCPU核、用于生产时钟的琐项环、与外部并行设备连接的接口、1个定时器、72K字的RAM、2个多通道缓冲串口、1MCUDSP以及1个JTAG接口。1.DSP核5470器件中DSP子系统的定点数字信号处理器(D

5、SP)采用的是先进的改进型哈佛体系结构,其中有1条程序存储器总线和3条数据存储器总线。此处理器提供具有高度并行性的算术逻辑单元(ALU)、专用硬件逻辑、片上存储器以及附加的片上外设。DSP操作的速度和灵活性的基础是其高度专用性的指令集。程序和数据空间的分离以及4条并行总线允许对程序的指令和数据进行同时访问,每条总线访问不同的存储器空间以以实现不同的DSP操作,从而提供了高度的并行性。在1个单周期中可以执行2次读操作和1次写操作。并行存储的指令和特定应用的指令可以完全利用这种结构。另外,数据可以在数据和程序空间之间进行传输。这种并行性保证了包含算术、逻辑和位运算的强

6、大的操作指令集都可以在1个机器周期内完成。DSP子系统还包含1个专门用于在线仿真的仿真端口,此端口直接被SpectrumDigital公司的扩展型开发系统(XDS510PPPlus)硬件仿真器访问并提供仿真。除此以外,5470的DSP子系统还包含控制机制,用于管理重复操作、函数调用和DSP中断。2.DSP存储器5470器件提供72K字的片上RAM如下:40K字的程序空间单边访问RAM(SARAM)、16K字的数据空间双边访问RAM(DARAM)和16K字的数据空间单边访问RAM(SARAM)。每一个DARAM块可以在1个机器周期内执行2次DSP访问。DSP子系统在

7、1个机器周期内还可以执行对分离的存储块的多个访问。在一次正常的复位之后,地址0x0000~0x7FFF之间的数据空间RAM块只被映射为数据存储空间,地址0x06000~0x0FFFF之间的程序空间RAM块只被映射为程序空间。DSP存储器映射有2种模式:正常模式和API启动模式。复位、中断和陷阱向量均位于程序空间。当出现陷阱时,处理器将陷阱地址加载到程序计数器(PC),并从这个向量位置开始执行代码。器件复位后、复位、中断和陷阱向量影射到程序空间的地址FF80h。然而这些向量可以通过加载中断向量指针(IPTR)重新使之影射到程序空间中的任何128字页面的开始地址。3.

8、DSP寄存

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。