计算机体系结构复习资料

《计算机体系结构复习资料》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第一章计算机系统结构：程序员所看到的计算机的属性，即概念性结构与功能特性。计算机组成：计算机系统的逻辑实现。计算机实现：计算机系统的物理实现。4个定量原理1.以经常性事件为重点：对于大概率事件(最常见的事件)，赋予它优先的处理权和资源使用权，以获得全局的最优结果。2.系统的加速比：对系统中的某些部件进行改进，改进后的系统性能与改进前的系统性能之比。3.※Amdahl定律：加快某部件执行速度所获得的系统性能加速比，受限于该部件在系统中所占的重要性。4.CPU性能公式：程序执行的CPU时间=CPI´IC/时钟频率计算机系统的性能评测1.执行时间和吞吐率并行性的概念同时性：两个或

2、多个事件在同一时刻发生的并行性。并发性：两个或多个事件在同一时间间隔内发生的并行性。提高并行性的技术途径时间重叠：多个处理过程在时间上相互错开，轮流使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。资源重复：通过重复设置资源，尤其是硬件资源，大幅度提高计算机系统的性能。资源共享：是一种软件方法，它使多个任务按一定时间顺序轮流使用同一套硬件设备。习题1.91.9假设某应用程序中有4类操作，通过改进，各操作获得不同的性能提高。具体数据如下表所示：操作类型程序中的数量（百万条指令）改进前的执行时间（周期）改进后的执行时间（周期）操作11021操作2302015操作33510

3、3操作41541（1）改进后，各类操作的加速比分别是多少？（2）各类操作单独改进后，程序获得的加速比分别是多少？（3）4类操作均改进后，整个程序的加速比是多少？解：根据Amdahl定律可得操作类型各类操作的指令条数在程序中所占的比例Fi各类操作的加速比Si各类操作单独改进后，程序获得的加速比操作111.1%21.06操作233.3%1.331.09操作338.9%3.331.37操作416.7%41.144类操作均改进后，整个程序的加速比：第二章CISC：复杂指令集计算机。RISC：精简指令集计算机。数据表示是指计算机硬件可以直接识别，指令可以直接调用的数据类型第三章流水线

4、技术：将一个重复的时序过程分解成为若干个子过程，而每一个子过程都可有效地在其专用功能段上与其他子过程同时执行。流水线的分类：（5种）单功能流水线：只能完成一种固定功能的流水线。多功能流水线:流水线的各段可以进行不同的连接，从而使流水线在不同的时间，或者在同一时间完成不同的功能。静态流水线：在同一时间内，流水线的各段只能按同一种功能的连接方式工作。动态流水线：在同一时间内，当某些段正在实现某种运算时，另一些段却在实现另一种运算。部件级流水线（运算操作流水线）：把处理机的算术逻辑部件分段，以便为各种数据类型进行流水操作。处理机级流水线（指令流水线）：把解释指令的过程按照流水方式

5、处理。处理机间流水线（宏流水线）：由两个以上的处理机串行地对同一数据流进行处理，每个处理机完成一项任务。线性流水线：流水线的各段串行连接，没有反馈回路。非线性流水线：流水线中除有串行连接的通路外，还有反馈回路。顺序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序完全相同。每一个任务在流水线的各段中是一个跟着一个顺序流动的。乱序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序可以不同，允许后进入流水线的任务先完成（从输出端流出）。又称为无序流水线、错序流水线、异步流水线。流水线的性能指标：吞吐率，加速比，效率解决流水线瓶颈问题的常用方法：细分瓶颈段，重复设置瓶

6、颈段流水线设计中的若干问题：瓶颈问题，流水线的额外开销，冲突问题流水线的相关与冲突经典的5段流水线：IF(取指令周期),ID(译码周期),EX(执行周期),MEM(访问周期),WB(写回周期)相关：数据相关，名相关，控制相关流水线冲突：指对于具体的流水线来说，由于相关的存在，使得指令流中的下一条指令不能在指定的时钟周期执行。结构冲突：因硬件资源满足不了指令重叠执行的要求而发生的冲突。结构冲突的解决：消除结构冲突而引入的停顿将英雄流水线的性能。消除该结构冲突的另一种方法是在流水线处理集中设置相互独立的指令存储器和数据存储器，或者将统一的cache分成独立的只能cache跟数据

7、cache允许结构冲突的原因：减少成本，小概率事件1.数据冲突：当相关的指令靠得足够近时，它们在流水线中的重叠执行或者重新排序会改变指令读/写操作数的顺序，使之不同于它们非流水实现时的顺序，则发生了数据冲突。写后读冲突（RAW）：考虑流水线中的两条指令i和j，且i在j之前进入流水线中，j的执行要用到i的计算结果，当它们在流水线中重叠执行时，j可能在i写入其计算结果之前就先行对保存该结果的寄存器进行读操作，从而得到错误的值。写后写冲突（WAW）考虑流水线中的两条指令i和j，且i在j之前进入流水线中，j和i的目的寄存器