基于fpga的vga显示-论文

《基于fpga的vga显示-论文》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、VGA显示器控制电路论文前言VGA(视频图形阵列)作为一种标准的显示接口得到广泛的应用。利用FPGA芯片和EDA设计方法，可以因地制宜，根据用户的特定需要，设计出针对性强的VGA显示控制器，不仅能够大大的降低成本，还可以满足生产实践中不断变化的用户需要，产品升级换代方便迅速。在本设计中采用Altera公司的EDA软件工具QuartusII,并以CycloneII系列的FPGA的器件作为主实现硬件平台的设计。一、FPGA的原理FPGA是FiledProgranmmableGateArray的缩写，即现场可编程逻辑阵列。FPGA是在CPLD的基础上发

2、展起来的新型高性能可编程逻辑器件它一般采用SRAM工艺，也有一些专用器件采用Flash工艺或反熔丝（Anti_Fuse）工艺等。FPGA的集成度很高，其器件密度从数万系统门到数千万系统门不等，可以完成极其复杂的时序与组合逻辑电路功能，适用于高速、高密度的高端数字逻辑电路设计领域。FPGA的基本组成部分有可编程输入/输出单元，基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元、内嵌专用硬核等。FPGA的主要器件供应商有Xilinx、Altera、Lattice、Actel和Atmel等。二、VGA转换接口的简单描述本设计另外自制V

3、GA接口电路。VGA时序控制模块是整个显示控制器的关键部分，最终的输出信号行、场同步信号必须严格按照VGA时序标准产生相应的脉冲信号。对于普通的VGA显示器，其引出线的共含5个信号：G,R,B（三基色信号），HS（行同步信号），VS（场同步信号）。在五个信号时序驱动时，VGA显示器要严格遵循“VGA工业标准”，即640Hz×480Hz×60Hz模式。下图（1）为VGA显示控制器控制CRT显示器VGA（VideoGraphicArray）接口，即视频图形阵列，也叫做D-Sub接口，是15针的梯形插头，分3排，每排5个，传输模拟信号。VGA接口采用非

4、对称分布的15针连接方式，其工作原理：是将显存内以数字格式存储的图像（帧）信号在RAMEAC里经过模拟调制成模拟高频信号，然后再输出到显示设备成像。目前大多数计算机与外部显示设备之间都是通过模拟VGA接口连接，计算机内部以数字方式生成的显示图像信息，被显卡中的数字/模拟转换器转变为R、G、B三原色信号和行、场同步信号，信号通过电缆传输到显示设备中。对于模拟显示设备，如模拟CRT显示器，信号被直接送到相应的处理电路，驱动控制显像生成图像。而对于LCD、DLP扥数字显示设备，显示设备中需配置相应的A/D（模拟/数字）转换器，将模拟信号转变为数字信号。

5、在经过D/A和A/D2次转换后，不可避免地造成了一些图像细节的损失。VGA接口应用于CRT显示器无可厚非，但用于连接液晶之类的显示设备，则转换过程的图像损失会使显示效果略微下降。VGA接口的引脚分配如下图（1）所示图（1）三、主要功能模块设计注：主要模块为三块，一个二分频模块，一个VGA时序和行点位置模块，一个图形生成模块，本来想利用老师提供的方案进行制作，但在按键去抖模块以及按键累计模块没有能完成，故更改方案，换用读取拨动开关的模式来选择模式显示。1.1VGA时序控制模块（vgaxm.v）功能：根据VGA显示器的工作原理，提供同步信号（H_SY

6、NC和V_SYNC）及像素位置信息。设计思路：根据VGA显示器的工作原理，以垂直同步信号的出现时刻作为时间的起点（原点），根据时序图算出每一个关键时间点所需的计数器最大值，据此输出H_SYNC和V_SYNC，在此基础上对扫描的行数及像素点数进行计数，从而输出像素位置信息。1.1.1VGA的时序详细讲解对于VGA显示器，每个像素点的输出频率为25.175MHZ，本实验采用50MHz的时钟信号，经过模块divider（二分频模块）的分频得到25MHz的时钟输入信号。依据VGA时序标准，行同步信号HS，行周期为32.2us，也就是H_sync（行）的周

7、期；场同步信号VS，场周期为16.89ms，也就是V_sync（一帧）的周期。刷新1个像素所需时间Tpixel=1/fclk=40ns；从（b）水平刷新循环中，可以知道刷新一行所需时间公式：Trow=B+C+D+E=Tpixel´640+guardbands=25.6ms+B+C+E=32.2ms；引入h_count[9..0]：用于Trow（25MHz）的定时计数，计数清零时由时序可得下面计算式子：h_countend：同时可以从该时序图确定p_begin_time和p_end_time的像素点pixel开始计数以及清零计数的时间，计算式子如下

8、：p_begin_time:p_end_time:还能得出行扫描h_sync在h_count从0~805计数期间，从第几计数开始为电平变