pc104总线引脚定义

pc104总线引脚定义

ID:10241301

大小:17.31 KB

页数:5页

时间:2018-06-13

pc104总线引脚定义_第1页
pc104总线引脚定义_第2页
pc104总线引脚定义_第3页
pc104总线引脚定义_第4页
pc104总线引脚定义_第5页
资源描述:

《pc104总线引脚定义》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、PC/104总线是嵌入式PC机所用的总线标准.有两个总线插头.其中P1有64个引脚,P2有40个引脚共有104个引脚,这也是PC/104名称的由来.PC104有两个版本,8位和16位,分别与PC和PC/AT相对应。PC104PLUS则与PCI总线相对应.  PC/104模块本质上就是尺寸缩小为3.8英寸3.9英寸的ISA总线板卡。它的总线与ISA在IEEE-P996中定义基本相同。具有16位数据宽度,最高工作频率为8MHz数据传输速率达到8MB/s,地址线24条,可寻访16M字节地址单元。    所有PC/104总线信号定义和功能

2、与它们在ISA总线相应部分是完全相同的。104根线分为5类:地址线、数据线、控制线、时钟线、电源线。简要介绍如下: (1)地址线SA0~SA19和LA17~LA23  SA0~SA19是可锁存的地址信号,LA17~LA23是非锁存信号由于没有锁存延迟因而给外设插板提供了一条快捷途径。SA0~SA19加上LA17~LA23可实现16MB空间寻址(其中SA17~SA19和LA17~LA19是重复的)(2)数据线   数据线SD0~SD7和SD8~SD15其中SD0~SD7位为低8位数据,SD8~SD15为高8位数据 (3)控制线   

3、  AEN:地址允许信号,输出线,高电平有效。AEN=1,表明处于DMA控制周期;AEN=0,表示非DMA周期。此信号用来在DMA期间禁止I/O端口的地址译码。    BALE:允许地址锁存,输出线。这信号由总线控制器8288提供,作为CPU地址的有效标志。当BALE为高电平时将SA0~SA19接到系统总线。其下降沿用来锁存SA0~SA19    IOR:I/O读命令,输出线,低电平有效。用来把选中的I/O设备的数据读到数据总线上,在CPU启动的周期通过地址线选择I/O。在DMA周期,I/O设备由DACK选择    IOW:I/O

4、写命令,输出线,低电平有效,用来把数据总线上的数据写入被选中的I/O端口    SMEMR和SMEMW:存储器读/写命令,低电平有效,用于对SA0~SA19这20位地址寻址的1MB内存的读/写操作    MEMR和MEMW:低电平有效,存储器读/写命令,用于对24位地址线全部存储空间读/写操作    MEMCS16和I/OCS16:它们是存储器16位片选信号和I/O16位片选信号,分别指明当前数据传送是16位存储器周期和16位I/O周期    SBHE:总线高字节允许信号,该信号有效时表示数据总线上传,送的是高位字节数据   IR

5、Q3~IRQ7,IRQ9,IRQ10~IRQ15用于作为来自外部设备的中断请求输入线分别连在主片8259A和从片8259A中断控制器的输入端。其中IRQ13留给数据协处理器使用,不在总线上出现。这些中断请求线都是边沿(上跳边)触发,三态门驱动器驱动。优先级排队是:IRQ0最高,依次为IRQ1,IRQ8~IRQ15,然后是IRQ3~IRQ7 DRQ0~DRQ3和DRQ5~DRQ7来自外部设备的DMA请求输入线高电平有效,分别连在主片8237A和从片8237A。DMA控制器输入端DRQ0优先级最高,DRQ7最低,DRQ4用于级联,在总

6、线上不出现 DACK0~DACK3和DACK5~DACK7:DMA回答信号,低电平有效。有效时表示DMA请求,被接受DMA控制器占用总线,进入DMA周期   T/C:DMA终末/记数结束输出线该信号是一个正脉冲表明DMA传送的数据已达到其程序预置的字节数,用来结束一次DMA数据块传送    MASTER:输出信号,低电平有效,它由要求占用总线的有主控能力的外设卡驱动,并与DRQ一起使用,外设的DRQ得到确认DACK有效后才使MASTER有效,从此该设备保持对总线的控制直到MASTER无效    RESERDRV:系统复位信号,输出

7、线,高电平有效,此信号在系统电源接通时为高电平,当所有电平都达到规定以后变低,即上电复位时有效,用它来复位和初始化接口和I/O设备    IOCHCHK:I/O通道检查,输出线,低电平有效,当它变为低电平时,表明接口插件的I/O通道出现了错误,它将产生一次不可屏蔽中断    I/O CHDRY:I/O通道就绪,输入线,高电平表示就绪。该信号线可供低速I/O设备或存储器请求延长总线周期之用。当低速设备在被选中,且收到读或写命令时将此线电平拉低,表示未就绪以便在总线周期中加入等待状态。TW但最多不能超过10个时钟周期    REFRE

8、SH:刷新信号为了防止在内存刷新周期内产生不必要的中断。ISA提供该刷新信号防止中断发生    KEY:钥匙位    ENDXFR:零等待状态信号,输入线,该信号为高电平时,无需插入等待周期    SYSCLK:系统时钟    OSC:主振信号输出

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。