arm＋dsp系统mmu在射频一致性测试仪表的实现

《arm＋dsp系统mmu在射频一致性测试仪表的实现》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、ARM+DSP系统MMU在射频一致性测试仪表的实现陈发堂。等ARM+DSP系统MMU在射频一致性测试仪表的实现RealizationofMMUofSystemBasedonARM+DSPforRFConformanceTestingInstrument跨度堂郛弱绳(重庆邮电大学通信与信息工程学院．重庆400065)摘要：针对单核处理器MMU无法满足TD—LTE射频一致性测试仪对存储系统提出的高性能需求，提出了一种基于功能强大的ARM+DSP双核嵌入式系统的MMU实现方法。根据TD．LTE系统的设计需求，重点介绍了双核MMU在不同环

2、境下的设计及其与各种方案的对比分析。基于双核系统中ARM与DSP处理器各自特点和需求，设计了两种MMU。在实现重映射后，双核系统实现上电自启动，并顺利响应了来自GPIO的IRQ中断。关键词：嵌入式双核处理器ARMDSPMMU中图分类号：TN929+．5文献标志码：AAbstract：ItisdifficultforsinglecoreprocessorMMUtomeetthehighperformancerequirementofstoragesystemfortime—divisionlong—termevolution(TD—

3、LTE)RFconformancetester，thustheimplementingmethodofMMUbasedonhighlypowerfulARM+DSPdualcoreembeddedsystemisproposed．InaccordancewiththedesignrequirementofTD-LTEsystem，thedesignsofdualcoreMMUtraderdifferentenvironmentayeintroducedemphaticallyandvariousschemesalecompared

4、andanalyzed．TwotypesofMMUayedesignedbasedonfeaturesandrequirementsofARMandDSPrespectively．Afterremapping，thedualcoresystemrealizesautomaticstart·up，andsuccessfullyresponsestotheinterruptsfromGPIOandIRQ．Keywords：EmbeddedDouble—coreARMDigitalsignalprocessing(DSP)Memorym

5、anagementunit(MMU)端和网络端的射频测试，通过硬件方面的射频开关设0引言备和软件方面的完整测试软件，实现TD．LTE和TD．随着计算技术的高速发展，虚拟化在存储系统中扮SCDMA互操作条件下的射频测试功能。射频一致性演着日益重要的角色。目前。越来越多的处理器集成了测试仪表硬件平台整体架构如图1所示。图1中，内存管理单元(memorymanagementunit，MMU)，用于为C6A8168为ARM+DSP双核架构，其中ARM负责MAC虚拟化提供支持]。以ARM处理器流水结构和DSP处层之上的协议栈代码的处理，DS

6、P部分处理完成MAC理器强大的数据处理能力相结合的非对称双核架构2]，层和L1c调度的处理等。FPGA芯片则负责完成层算既能保持算法的灵活性，又能提供强大的处理能力。法的硬件加速、基带数据借口控制等。各芯片之间通ARM负责外围接口及外围存储设备和子处理器(DSP)过外围接口进行数据交互。各射频测功能模块与的配置和控制，DSP则负责算法加速。DSP的算法代码FPGA芯片相连。作为ARM端OS文件系统的一个文件存在，通过应用程本双核系统中，ARM为主处理器，DSP为辅处理序进行DSP程序的下载和DSP芯片的控制j。器，主处理器负责辅处

7、理器的电源域控制、复位控制以以往的文献大多只介绍传统单核MMU的应用和研及入口点的设置等。双核系统通过各自MMU，实现虚究，相关成熟的研究成果不再详述，本文重点介绍双核系拟地址和物理地址问的映射，以便对存储系统进行数统MMU及其在具体环境中与不同技术方案的对比分析。据交互，处理器间通过邮箱中断或硬件自旋锁实现通1射频一致性测试仪表简介信。两个处理器采用了不同的MMU，以管理各自的存储系统，实现虚拟地址和物理地址问的转换和读写访TD．LTE射频一致性测试仪表主要是针对LTE终问。由系统MMU结构图可知，在对存储设备(包括外存和内存)

8、进行访问时，各处理器通过对应的MMU系国家科技重大专项基金资助项目(编号：2011ZX03001-002)。统互连总线进行数据的交互，MMU经过地址间的翻译修改稿收到日期：2013—05—04。后由系统互连总线实现进程或CPU对存储设备的数第一作者