sdram接口设计

sdram接口设计

ID:40576316

大小:165.50 KB

页数:4页

时间:2019-08-04

sdram接口设计_第1页
sdram接口设计_第2页
sdram接口设计_第3页
sdram接口设计_第4页
资源描述:

《sdram接口设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、多路读写的SDRAM接口设计存储器是容量数据处理电路的重要组成部分。随着数据处理技术的进一步发展,对于存储器的容量和性能提出了越来越高的要求。同步动态随机存储器SDRAM(SynchronousDynamicRandomAccessMemory)因其容量大、读写速度快、支持突发式读写及相对低廉的价格而得到了广泛的应用。SDRAM的控制比较复杂,其接口电路设计是关键。本文首先介绍SDRAM的主要控制信号和基本命令;然后介绍接口电路对SDRAM的主要操作路径及操作过程,应用于解复用的SDRAM接口电路的设计方法;最后给出了实现结果。1SDRAM的主要控制信号和基本命令SDRAM的主要控制

2、信号为:·CS:片选使能信号,低电平有效;·RAS:行地址选通信号,低电平有效;·CAS:列地址选通信号,低电平有效;·WE:写使能信号,低电平有效。SDRAM的基本命令及主要控制信号见表1。表1SDRAM基本操作及控制信号命   令   名   称CSRASCASWE命令禁止(NOP:Commandinhibit)HXXX空操作(NOP:Nooperation)LHHH激活操作(ACT:Selectbankandactiverow)LLHH读操作(READ:Selectbankandcolumn,andstartREADburst)LHLH写操作(WRITE:Selectbanka

3、ndcolumn,andstartWRITEburst)LHLL突发操作停止(BTR:Burstterminate)LHHL预充电(PRE:Deactiverowinbankorbanks)LLHL自动刷新或自我刷新(REF:Autorefreshorselfrefresh)LLLH配置模式寄存器(LMR:Loadmoderegister)LLLL所有的操作控制信号、输入输出数据都与外部时钟同步。2接口电路对SDRAM的主要操作路径及操作过程一个完备的SDRAM接口很复杂。由于本文的SDRAM接口应用于解复用,处理的事件相对来说比较简单,因而可以简化设计而不影响性能。接口电路SDRA

4、M的主要操作可以分为:初始化操作、读操作、写操作、自动刷新操作。   (1)初始化操作SDRAM上电一段时间后,经过初始化操作才可以进入正常工作过程。初始化主要完成预充电、自动刷新模式寄存器的配置。操作过程如图1所示。(2)读写操作读写操作主要完成与SDRAM的数据交换。读操作过程如图2所示,写操作过程如图3所示。(3)刷新操作动态存储器(DynamicRAM)都存在刷新问题。这里主要采用自动刷新方式,每隔一段时间向SDRAM发一条刷新命令。刷新过程如图4所示。3接口电路的设计(1)解复用电路本解复用电路主要完成将1路高速数据流解复用为4路数据流,其结构框图如图5所示。1路数据流进入

5、解复用器后,经过SDRAM缓冲,解复用为4路数据流。由于要解复用为4路数据流,为了充分利用时隙,满足高速的要求,采用4个bank的SDRAM,各路数据缓冲对应不同的bank。为简化设计,数据流1的缓冲区定为bank0,数据流2的缓冲区定为bank1,数据流3的缓冲区定为bank2数据流4的缓冲区定为bank3。对于每路数据实际上是以高速率集中写入,然后以低速率均匀读出。   由于进行的是解复用,因此写入的数据只有1路,但是有可能4路数据同时都要读出。所以对于4路数据流,其读写地址和读写使能信号是分开的。(2)SDRAM接口电路的时序控制高速数据流的速率为3M字节/秒,采用的系统时钟为

6、20倍的字节时钟。送入SDRAM的时钟为60MHz系统时钟。在一个字节时钟内对SDRAM的操作最多有5次(1次读,4次写),而且为了满足刷新的要求,每个字节时钟进行一次刷新操作。根据SDRAM的时序要求,这样的操作是难以实现的。因而要通过多bank操作,尽量做到时分复用来实现。图6给出了在一个字节时钟周期的内数据流1进行读写操作,其它3路数据进行读操作的命令排序时序图。可以看出通过多bank操作,时分复用,在20个系统时钟节拍内所需的读写操作命令刚好很紧凑地排开。   一个字节时钟内对SDRAM读写操作是随机的,这与数据流的复用比例有在。为了满足时序,根据上面的说明,需要把一个字节时

7、钟周期内对SDRAM的命令合理排序,然后按照排好的顺序执行命令。这样就需要把一个字节时钟周期内对SDRAM的操作进行缓存,然后在下一个字节时钟周期内进行排序、与SDRAM命令相对应、将命令译码产生相应的控制信号线,完成操作。缓存排序过程如图7所示。(3)SDRAM接口电路SDRAM接口电路中需要专门操作缓冲区存储一个字节时钟周期内的操作,以备下一字节时钟的排序。为了方便处理,对每路数据的缓冲操作内容(或读或写)放在一个缓冲区。由于数据流的连续性,排序的同时

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。