武汉大学计算机学院数字逻辑2010级(A卷A类)期末考试卷参考答案

《武汉大学计算机学院数字逻辑2010级(A卷A类)期末考试卷参考答案》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、武汉大学计算机学院2010～2011学年第二学期2010级《数字逻辑》期末考试试题A卷（A类）参考答案一、解答（每空1分，共14分）1．[x]补=1.01012．（22.5）10、（26.4）8、（16.8）163．9174．组合电路、存储电路5．、6．117．平均传输延迟时间tpd8．增加冗余项，增加惯性延迟环节，选通法二、解答（每小题2分，共16分）1．C2．D3．A4．D5．B6．A7．B8．A三、解答（8分）画出F的卡诺图，圈为1的项，得到最简与一或表达式。四、解答（每小题12分，共24分）1．（1）写出输出函数表达式并化简（2）列

2、真值表输入输出ABCF000000110101011010011010110011115（3）功能：该电路是三变量奇检验电路。即当三个输入变量ABC中有奇数个1时，F输出为1，否则F为0。2．（1）写激励函数表达式：D3=Q2D2=Q1D1=Q3Q1（2）列次态真值表，作状态表和状态图Q3Q2Q1D3D2D1000000000001011011010100100011111111100001001101010010110101101111110110状态表Q3Q2Q10000000010110101000111111000011010101

3、10101111110状态图如下：（3）功能：该电路是一个模7计数器，电路不能自启动，没有自恢复功能。（或者说该电路是一个1110100序列信号发生器）五、解答（14分）1．作状态图和状态表5现态y2y1x=10001/00110/01011/01100/12．列次态真值表，确定激励函数和输出函数。输入次态输出激励xy2y1zC2T2C1T11000100d1110110011111101100d111110011111化简得：C2=xy1，T2=1，C1=x，T1=1，z=xy2y1。（3）画逻辑图5六、解答（每小题12分，共24分）1．

4、（1）列全加器真值表AiBiCi-1SiCi0000000110010100110110010101011100111111（2）写最小项表达式Si=∑m（1、2、4、7）Ci=∑m（3、5、6、7）（3）变换表达式形式（4）画逻辑图2．（1）QDQCQBQA：寄存器状态输出端；DCBA：并行数据输入端；DR：右移串行数据输入端；DL：左移串行数据输入端；：清零端，=0时，QDQCQBQA=0000，正常工作时=1；CP：工作脉冲；S1S0：工作方式控制端，可控制实现右移、左移、并入、保存。（2）a、因为序列周期TP=8，所以需要移位寄存器

5、的级数n≥3，假设选择QDQCQB三位，要产生的序列从右移串行输入端DR输入，在CP作用下，经QDQCQB右移从QB端一位一位串行输出，QDQCQB的初态应为最先输出的右边三位，即000。b、令=0，使QDQCQB=000。c、再令=1，S1S0=01，在CP作用下，DR端依次输入10111000，即可从QB端循环产生11101000序列。5d、求出DR表达式CPDRQDQCQB0100010100210103110141110501116001170001DR=∑m（0、2、5、6）e、画电路图5