FPGA_ASIC-Stratix III可编程功耗

《FPGA_ASIC-Stratix III可编程功耗》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛白皮书StratixIII可编程功耗2006年11月，1.01版WP-01006-1.0引言传统上，数字逻辑的静态功耗不会很高，然而在非常小的工艺节点上，这种情况发生了变化。随着工艺尺寸的降低，数字逻辑的泄漏电流成为FPGA面临的主要挑战。虽然迈向65nm工艺实现了摩尔定律预言的密度和性能优势，但是性能的提高也会显著增加功耗，有可能出现无法承受的高功耗。如果不在降低功耗上采取措施，65nm工艺的静态功耗会显著增加，功耗成为非常关键的问题。静态功耗之所

2、以会增大，主要原因是出现了更多的漏电流源。图1显示，随着在技术上实现长度更小的逻辑门(绿色表示)，这些漏电流源(蓝色表示)也随之增加。而且，如果不采取一定的功耗优化措施，由于逻辑电容增大，以及开关频率的提高，动态功耗也会增加。图1.在小工艺尺寸上，静态功耗显著增大功耗由静态和动态功耗组成。静态功耗是采用可编程目标文件(.pof)对FPGA进行设置，但时钟还没有工作时消耗的功率。数字和模拟逻辑都存在静态功耗。在模拟系统中，静态功耗主要来自模拟电路不同接口配置带来的静态电流。图2和表1所示为65nm的静态漏电流源。图2.晶体管泄漏图http://www.elecfa

3、ns.com电子发烧友http://bbs.elecfans.com电子技术论坛表1.静态功耗源影响敏感性设计方法欠阈值(弱翻转)漏电流(ISUB)主要供电电压降低内核电压门阈值电压提高电压阈值温度增加逻辑门长度通道长度栅极导致漏极漏电流(IGIDL)小逻辑门氧化物厚度双门氧化供电电压栅极直接沟道漏电流(IG)小逻辑门氧化物厚度双门氧化供电电压反偏结漏电流(IREV)可忽略N/A至低电压不需要CMOS动态功耗是器件工作时由于信号触发和容性负载冲放电所带来的功耗。如图3所示，影响动态功耗的主要因素是电容充电、供电电压和时钟频率等。按照摩尔定律，小工艺尺寸降低了电容

4、和电压，从而降低了动态功耗。而难点在于小工艺尺寸上实现了更多的电路，提高了最大时钟频率。随着工艺节点的减小，相同电路的功耗在降低，但是FPGA容量在不断加倍，最大时钟频率不断提高。图3.影响动态功耗的变量StratixIII体系结构®®AlteraStratixIIIFPGA采用了创新的体系结构以及最新的工艺技术和电路技术来解决这些功耗难题。可编程功耗技术可编程功耗技术是Altera在高端FPGA上为降低功耗而引入的重要技术，这一技术是前所未有的。传统上，所有高性能FPGA都采用高性能架构，每一逻辑单元(LE)都达到最大性能，因此有较大的泄漏功率。Altera新

5、的可编程功耗技术利用了这一事实——设计中的大部分电路都有一定的余度，不需要将逻辑置于高性能状态。图4所示为一个典型的余度直方图，大部分通路(左侧)都有一定的余度，只有少量关键通路(右侧)需要性能最好的逻辑以达到时序要求。图4.余度直方图显示部分电路没有或者很少有余度http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛可编程功耗技术使StratixIII逻辑架构能够根据某些逻辑通路的要求，在逻辑阵列模块(LAB)层面上进行编程，提供高速逻辑或者低功耗逻辑(图5所示)。通过这种方式，少量的关键时序电路采用

6、高速设置，其他的则采用低功耗设置，这样，低功耗逻辑的泄漏功率下降了70％。而且，将没有使用的逻辑以及数字信号处理(DSP)模块和TriMatrix存储器设置为低功耗模式，进一步降低了功耗。StratixIII可编程功耗技术实现了高速逻辑的最佳组合，不但能够获得所需的系统性能，而且其他逻辑进入低功耗模式后，减小了泄漏电流，把功耗降到了最低。图5.StratixIII可编程功耗技术Altera工程师分析了71个设计的基准测试，估算一个设计一般需要多少高速逻辑。他们对设计进行编译，在FPGA架构上实现所能达到的最佳性能。在这71个设计中，所需要的高速逻辑大概平均占20

7、％，如图6所示。图6.高速和低功耗逻辑需求的基准测试结果这些基准测试结果显示，当逻辑架构需要非常高的性能时，高速逻辑大概占了5％到40％。如果设计中采用更多的高速逻辑，性能不会进一步提高，这是因为设计中的关键通路受限于FPGA所能提供的高性能逻辑。然而，在很多应用中，Altera发现用户的设计并非性能受限。当性能要求比StratixIII架构的最大fMAX低15％到20％时，那么可以由低功耗逻辑替换大部分甚至全部高速逻辑，进一步降低了静态功耗。可以精确的控制一个设计达到其性能要求而需要的高速逻辑数量。在每一个逻辑块基础上控制高速和低功耗逻辑的设置(每个逻辑块包括

8、两个LAB，或者一个LA