试析基于virtex-ⅱ的动态部分可重构技术的研究与系统实现

试析基于virtex-ⅱ的动态部分可重构技术的研究与系统实现

ID:34804147

大小:2.56 MB

页数:75页

时间:2019-03-11

试析基于virtex-ⅱ的动态部分可重构技术的研究与系统实现_第1页
试析基于virtex-ⅱ的动态部分可重构技术的研究与系统实现_第2页
试析基于virtex-ⅱ的动态部分可重构技术的研究与系统实现_第3页
试析基于virtex-ⅱ的动态部分可重构技术的研究与系统实现_第4页
试析基于virtex-ⅱ的动态部分可重构技术的研究与系统实现_第5页
资源描述:

《试析基于virtex-ⅱ的动态部分可重构技术的研究与系统实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、高蕊犬淫NankaiUniversity口新月县论文题目:薹±y!!!!!:II塑塾查壑佥丑重塑擅苤的壁五与基荭塞现九o,/~-锨培养院系:』塾鲢翻韭睦兰篮一一级学科:j土j韭监岿些世盔一二级学科:吐葚弛叁垃茧擅论文作者:』堑型L————一指导教师:j塑蝰L鱼擅—一南开大学研究生院2005年5月”麓硼‰唧谚摘要近年来,一种新的系统实现方式一可重构系统受到学术界的关注。它采用动态电路重构技术,在运行时根据需要动态改变系统的电路结构,从而使系统既有采用硬件优化所能达到的高速度和高效率,又能像软件那样

2、灵活可变、易于升级。随着FPGA的一些改进,可重构系统投入实际应用成为可能。在很多对运算速度和灵活性都有很高要求的应用得到广泛的采用。动态部分重构技术充分地利用了FPGA芯片提供的可重构功能,更好地推动了可重构计算的发展,正成为当前国内外的研究热点。它减小了配置位流下载、重构FPGA芯片的时间,节省硬件资源,有效地提高了系统的整体性能。本文对基于模块和基于差异两种动态部分可重构实现技术作了剖析,搭建了硬件开发平台,针对ISE用于开发动态部分可重构系统中存在的不足,设计并实现了动态部分可重构系统框

3、架自动生成工具,最后应用这个工具在硬件开发平台上设计并实现了可应用于CRC/IP分组首部校验的动态部分可重构系统,并对实现的结果作了分析。关键词:FPGA,Virtcx-II,可重构计算,动态部分可重构AbstractIntherecentyears,thereconfigurablesystem,anewmethodofsystemimplementation,iswidelynoticedbytheacademic.Itadoptsthetechnologyofreconfiguratinn

4、ofcircuitryatruntime.Whenitisrtmning,thestructureofthecircuitrycallbedynamicallymodifiedondemand.Ithasnotonlythehighspeedandthehighefficiencyastheoptimizedhardwaresystems.Thereconfigurablesystemhasmuchattractiveprospectsofapplicafiononthosesituations

5、whereboththespeedandflexibilityareimportant.Asthedevelopmentofthetechnologyoftheprogrammablelogicdevicesandsomeimprovementsonthecircuitry-designmethodology,nOWitispossibletoutilizethereconfigurablesystemtothepracticalapplications.PartiallyRun-TimeRec

6、onfiguration(PartiallyRTR)isbecomingaconcernedfiled,domesticallyandabroad.IttakesadvantageofthePartialreconfigurablecharacteristicsinFPGAdevicesandpromotesthedevelopmentofreconfigurablecomputing.ItsolvestheproblemoftakingtoomuchtimetoconfiguretheFPGA

7、s.ThePartiallyRTRsaveshardwareresourcesaswellasimprovingthesystemperformance.Thisdissertationanalyzestwoflowsforpartialreconfiguration:modulebasedanddifferencebased.AstotheshortcomingsofISE,wehavedevelopedamainframe-generatorforPartiallyRun-timeRecon

8、figurableSystemaswellasthehardwaredevelopmentplatform,onwhichaPartiallyRun·timeReconfigurationSystemforCRC/IPcheckinghasbeenachievedbyusingthetools.Afterthat,theperformancehasbeenstudied.Keywords:FPGA,Virtex·II,ReconfigurableComputing,PartiallyRun—ti

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。