亚阈值应用中sram的设计

《亚阈值应用中sram的设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、亚阈值应用中SRAM的设计本文设计一种工作在200mv电源电压下的7T亚阈值SRAM位单元。双端写入和单端读取保证不损耗可写性下获得较高的读取静态噪声容限（SNM）。关键词：亚阈值；SRAM；静态噪声容限；大容量；稳定性1、概述　　亚阈值逻辑电路在超低能耗应用中越来越流行。亚阈值晶体管特性与超阈值晶体管特性显著不同。由于静态噪声容限（SNM）退化、开关电流比率(Ion/Ioff）减少、对工艺变化敏感等原因，超阈值SRAM位单元[1]功能容易失效。通常通过减少每根位线上位单元数补偿Ion/Ioff的退化来提高稳定性，同时，但

2、这种方式也增加了该检测电路的面积开销。为了解除该限制，最近提出了一些方案，如通过位单元的额外晶体管把泄漏电流注入到不同的位线[2]。亚阈值电路采用动态阈值电压（DT）技术，值得注意的是，DT技术虽然增强了亚阈值电路对温度和工艺变化的免疫力[3]，但也增加了面积开销。2.亚阈值SRAM的设计　　SRAM是面积受限的设计。为了解决这个难题，本文提出双端写入和单端读取7TSRAM位单元，如图1所示。与标准6TSRAM位单元操作不同的是，7T写操作在两个位线（位不被访问时，位单元3．仿真结果3.1读操作　　拟设计的位单元充电后，R

3、的读操作过程中N5断开，Q1电压不随Q电压变化。因此，Q的增加无法使NQ由“1”变“0”，这种方式可以有效地降低了读取失败概率。图2给出了每根位线上位单元的读“0”操作图。这个图表明节点Q电压升高并不会导致读“0”失败。另外采用单端读方式，读操作时噪声分离到单个的读位线，无需缓冲电路就能有效消除SRAM读取失败的瓶颈问题。3.2写操作　　写操作过程中，N5闭合，在不需要考虑读功能时，拟设计位单元的性能与标准6T的位单元类似，对一个储存“1”的位单元写入“0”，仿真结果是“1”。图3显示了一个单端SRAM位单元一个成功的写操

4、作所需要设计的最小字线的的脉冲宽度（参考6T[4]）。　　7T位单元比6T位单元具有更好的写能力。在200mV时，7T位单元写操作比6T快70.5％，200mv时拟设计的7T位单元写入速度与260mv时6T位单元的写入速度相　　图2读“0”操作　　图3最小字线脉冲宽度当。而且7TSRAM位单元在不损失写SNM的同时也能改善读SNM。通过插入截止晶体管（N5）满足不同的SNM需求，既不增加字线电压，也不需要插入额外电X和电压生成电路。用这种方式，功率消耗也同样得到了限制了。3.3性能和功率分析　　容量为256*32的SRAM

5、阵列每次访问的最大工作频率和功耗如图4所示。200mv时，拟设计的SRAM阵列达到了138千赫频率。在每周期100％的访问率下，功率通过随机输入量来模拟。随着Vdd缩放，不仅动态功耗再次降低，由于漏感应势垒下降（DIBL）的影响，漏电流也超线性降低。这样，在200mv电源电压时，总功耗（动态功率和备用电源）为0.13μ最大工作频率和功耗4结论　　本文研究了亚阈值域晶体管特性，提出了7TSRAM位单元。其双端写入和单端读出的结构确保在不牺牲可写性高速读SRAM位单元的静态SNM。拟设计位单元的PMOS利用动态阈值电压（DT）

6、技术实现稳定性和高容量的要求。