高速电路的印制板(pcb)仿真

高速电路的印制板(pcb)仿真

ID:20129431

大小:57.00 KB

页数:6页

时间:2018-10-09

高速电路的印制板(pcb)仿真_第1页
高速电路的印制板(pcb)仿真_第2页
高速电路的印制板(pcb)仿真_第3页
高速电路的印制板(pcb)仿真_第4页
高速电路的印制板(pcb)仿真_第5页
资源描述:

《高速电路的印制板(pcb)仿真》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、高速电路的印制板(PCB)仿真

2、第1  场景产生器是一块用于数据处理的专用板卡,其时钟频率为33MHz,信号速度比较快,布线密度较大,要保证系统正常工作,其PCB的设计中必须要解决其信号完整性和EMC的问题,本文中,使用仿真技术来估计预测可能引起的信号完整性,串绕以及EMC问题,检测已经完成的布线的传输性能,综合多方面考虑,定出合理的布线约束条件,终端匹配策略等。2仿真流程  通常印制板的仿真流程如图1所示,首先要建立起元器件的仿真模型,然后进行假设性仿真来确定布线过程中需要的参数设置和一些约束条件,接下来在实际布线过程中随时通

3、过线仿真检查布线的效果,最后在布线基本完成之后进行板级仿真来检查系统工作的性能。3仿真模型 500)this.style.ouseg(this)"> 仿真过程中器件需要有相应的仿真模型,仿真模型的准确性很大程度上就决定了仿真的精度。通常使用的有IBIS和Spice模型。IBIS是用来描述IC器件的输入、输出和I/OBuffer行为特性的文件,并且用来模拟Buffer和板上电路系统的相互作用。在IBIS模型里核心的内容就是Buffer的模型,因为这些Buffer产生一些模拟的波形,仿真器利用这些波形来仿真传输线的影响。由于IBIS

4、描述了Buffer的输入和输出阻抗、上升和下降时间以及对于不同情况下的上拉和下拉,工程人员可以利用这个模型对PCB板上的电路系统进行SI、串扰、EMC以及时序分析。IBIS模型与Spice模型相比具有计算量较小(通常只有相应的SPICE模型的1/10到1/100)、仿真速度快、无需描述I/O单元的内部设计和晶体管制造参数,保密性强,因而易于从厂商处获得、能够对高速振铃和串扰进行准确精细的仿真、考虑了封装的寄生参数等优点,因此对于场景产生器的PCB仿真,器件的仿真模型选用了IBIS模型。  IBIS模型可以从厂家网站上搜索,也可以

5、利用编辑器来生成。要自己建立IBIS模型,首先需要获取建立模型必要的信息。这些信息包括元件封装类型,管腿数目,管腿名称与信号名称的映射关系,器件的供电电压大小,元件的生产厂家等,有了这些信息以后,利用Hyplinx的IBIS编辑器对场景产生器中所有用到的器件生成了相应的IBIS模型,存入元器件库中,为后面的仿真做好了准备。4假设性仿真和线仿真  在假设性仿真之前,印制板上大型器件的位置已经基本确定,如前所述,此时对于以后布线过程中哪些信号需要终端匹配,使用怎样的终端匹配,以及各种信号的线宽,线距等参数的设置应该确定下来,由于这些

6、参数实际上就是布线的约束条件,如果指定得不合理,可能使得布线质量不好甚至导致整个过程的返工,对于设计人员来说,浪费了大量的时间和精力,获得的效果却不尽人意,因此,假设性仿真对于PCB设计是非常重要的。  从高速设计的观点来看,所有信号中由于时钟信号通常就是芯片工作的基准频率,许多操作都是在其基础上进行的,如果时钟都不准确,就谈不上芯片正常工作了,对于这种关键信号的信号完整性应该是仿真首要解决的问题。下面选出场景产生器中具有代表意义的一组时钟信号,进行假设性仿真,来确定这些时钟信号哪些需要采用终端匹配,选择怎样的终端匹配最适合。 

7、 如图2所示,芯片A为一晶振,其1,2,3腿分别给芯片B,芯片D,芯片C提供相同频率(33MHz)的时钟作为芯片的工作时钟,可以看出,A、B、C的位置比较接近,而D片与A的距离较远,由于这种物理位置差异,时钟驱动端到接收端的距离不等,时钟线就会有长有短,对于较长的时钟线往往需要通过过孔跳层后才能达到接收端,这样过孔的影响也体现到了信号中,有的时钟线就很短,如时钟线1,表层走线,宽度为8mil(203μm)其总长度仅为306.97mil(7.8mm),有的时钟线比较短,如时钟线3,从表层经过孔到中间层走线,宽度为8mil(203μ

8、m),其总长度为826.98mil(21mm),而有的时钟线走得距离就比较长,如时钟线2,中间层走线,宽度为10mil(254μm),中间总长度为3394.6mil(86.2mm)。众所周知,信号从一头到另一头的传输是需要一定时间的,电信号的传输速度可认为接近光速,因此引起的传输延迟时间对于低速的数字电路,显然关系不大,但对于高速电路就成为了突出的问题,实际上,高速变化的信号在长线中传输时,不仅有时间延迟,在端点处还会产生反射,造成波形畸变或产生噪声脉冲,导致电路的误动作。传输线的这些振铃、过冲、下冲效应随着线长度的增加而愈加明

9、显,因此,对于这些长度不等的时钟线应该采用相应的措施来改善其传输的性能。  首先我们对这些时钟信号分别进行仿真,其结果波形出现在仿真器的示波器屏幕上,图3中从驱动端1和接收端1’的波形可以看出,由于驱动端和接收端本身相距就很近,连接他们的导线比较平直,信号传输的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。